DigiSim ブログ - デジタル論理と回路設計の専門ガイド

デジタル論理回路、コンポーネント設計、電子工学教育に関する最新のチュートリアル、ガイド、記事をお届けします。

デジタル論理 101:AND・OR・NOT ゲートで始める最初の一歩

TL;DR: AND、OR、NOT はデジタル論理の三大基本ゲートです。AND はすべての入力が 1 のときにのみ 1 を出力し、OR はいずれかの入力が 1 のときに 1 を出力し、NOT は単一入力を反転します。これらを組み合わせると NAND が生まれ、これは他のあらゆるデジタル回路を構築できる「万能ゲート」です。デジタル論理を最も速く習得する方法は、回路を実際に組み立てることです。真理値表を読むのも有用ですが、スイッチを切り替えながら出力の変化を観察することで直感が育まれます。本チュートリアルでは、デジタル論理の三大基本ゲート(NOT、AND、OR)を一つずつ digisim.io 上で構築していきます。各セクションは、自分で組み上げた動作する回路で締めくくられます。前提知識やインストールは一切不要です。ブラウザのタブで digisim.io を開き、一緒に進めましょう。はじめに:スイッチとライトの回路すべてのデジタル回路には入力と出力があります。digisim.io における基本的な入力は INPUTSWITCH(クリックで 0 と 1 を切り替える)であり、基本的な出力は...

デジタル論理ゲート(AND、OR、NOT)が真理値表と信号フローと共に示され、ブール代数の原理を説明している。

boolean-algebra

ブール代数:デジタル回路設計の基礎

TL;DR: ブール代数は AND、OR、NOT を使って TRUE/FALSE 値を操作する形式的な体系です。その諸法則 ── 恒等律、吸収律、分配律、補元律、そしてド・モルガンの定理 ── はブール式を等価でより単純な形式に変換することを可能にし、これがそのままシリコン上のゲート数削減と伝搬遅延の短縮へとマッピングされます。ジョージ・ブールが 19 世紀半ばに体系化した「思考の代数」は、いまやあらゆるデジタル・チップを動かす数学です。すべてのマイクロプロセッサ、メモリセル、グラフィックスパイプラインは、最終的に彼が定義した AND、OR、NOT の演算へと還元されます。エンジニアやコンピュータ・サイエンティストにとって、ブール法則を習得することは机上の話ではありません。ブール式を簡略化することは、ゲートを削除し、配線を取り除き、伝搬遅延からピコ秒を削ぎ落とすことを意味します。数式を簡略化できれば、シリコンも簡略化できるのです。三大基本演算:AND、OR、NOT どれほど複雑なデジタル論理も、たった 3 つの基本演算から構築されます。これらを理解することは、デジタル設計のアルファベットを理解することです。digisim.io ではこれらは個別のコンポーネントとして表現されており、それらを配線して任意に複雑な論理を構成できます。 1. AND 演算出力はすべての入力が TRUE のときにのみ TRUE...

クロック信号とデータ入力を備えた D フリップフロップの図で、エッジトリガ・キャプチャを示している。

d-flip-flop

D フリップフロップ:デジタル設計におけるエッジトリガ・メモリ

TL;DR: D フリップフロップはクロックのアクティブ・エッジが立ち上がる瞬間にデータ (D) 入力にあるものをキャプチャし、次のアクティブ・エッジまでその値を保持します。特性方程式はです。イネーブルが High の間透過する D ラッチと異なり、D フリップフロップのキャプチャ窓は実質的にゼロ ── これが同期デジタル設計の礎たる理由です。組合せ論理ゲート ── AND、OR、NOT ── は計算しますが、記憶しません。状態を保持するためには、メモリ要素が必要です。シンプルな D ラッチは記憶を提供しますが、決定的な欠陥があります:透過性です。Enable を High に保たれた D ラッチは開いた窓のように振る舞います ── 入力上のあらゆるグリッチが直接出力へと駆け抜けます。堅牢で予測可能なシステムには、窓ではなくカメラのように振る舞う部品...

nand-gate

NAND ゲート:すべてのデジタル論理を支える唯一の構成要素

TL;DR: NAND ゲートはすべての入力が 1 でない限り 1 を出力します()。これは機能完備であり、他のすべてのブール関数を NAND ゲートだけで実装できます。CMOS シリコン上では NAND は NOR より少ないトランジスタ数で済み、スイッチング速度も速いため、現代の標準セルライブラリで主役を張り、「NAND フラッシュ」がその名を冠する所以ともなっています。電子部品商から入手できる 74HC00 IC は、14 ピン DIP パッケージに 4 つの NAND ゲートを収めて数セントで売られています。しかしこの目立たないチップは ── そして現代のあらゆるプロセッサに刻み込まれた数十億の NAND ゲートは...

カルノー図のビジュアライゼーションと、それに対応する簡略化されたデジタル回路が並べて示され、論理簡略化を実演している。

karnaugh-maps

カルノー図:視覚的なブール簡略化

TL;DR: カルノー図(K マップ)は真理値表をグレイコードによる 2 次元グリッドへ並べ替え、隣接するセルが 1 つの変数だけ異なるようにします。隣接する 1 を 2 のべき乗の長方形にグループ化することで、代数操作なしに最小の積和形を直接生成できます。K マップは 4 変数までの関数を確実に最小化します。5〜6 変数では Quine-McCluskey 法、それ以上では ESPRESSO スタイルのアルゴリズム合成が引き継ぎます。ブール法則を使った代数的簡略化は機能しますが、適切なタイミングで適切な因数分解を見抜くことに依存します。一つの機会を逃せば、最適でない結果に終わってしまいます。4 変数以上の式では、可能な操作の数が爆発的に増えます。カルノー図(K マップ)は、代数的簡略化を視覚的なパターン認識に変えることでこの問題を解決します。1953 年にベル研究所の物理学者モーリス・カルノーが考案したこの図は、真理値表を 2 次元グリッドに並べ、隣接セルが厳密に 1 つの変数だけ異なるようにします。グリッド上で隣接する...