PREVIEW
标签

metastability

共 1 篇文章

带时钟信号和数据输入的 D 触发器示意图,展示边沿触发捕获过程。
d-flip-flop

D 触发器:数字设计中的边沿触发存储器

TL;DR: D 触发器在有效时钟边沿到来的瞬间,把数据(D)输入上的当前值捕获下来,并保持到下一个有效边沿。其特征方程为 。与 D 锁存器 不同——后者在使能为高时是"透明"的——D 触发器的捕获窗口实际上为零宽,这正是它成为现代同步数字设计基石的原因。 组合门—— AND、 OR、 NOT ——能进行计算,但不能记忆。要保留状态,你需要一个存储元件。简单的 D 锁存器 提供了存储,却有一个致命缺陷:透明性。当 D 锁存器的使能保持为高时,它就像一扇敞开的窗户——任何输入毛刺都会直接穿到输出端。 要构建健壮、可预测的系统,我们需要的不是一扇窗,而是一台相机——能在某一精确瞬间为数据拍下一张完美的快照。这就是 DFLIPFLOP,现代同步设计的基石。 DFLIPFLOP:定义 DFLIPFLOP 是一个同步的 1 位存储元件。"D" 代表"Data(数据)",因为它的核心功能就是捕获数据线上的值。和它的表亲 DLATCH(电平敏感)不同,DFLIPFLOP 严格按照时钟信号的跳变(transition)来动作。 在 digisim.io...