PREVIEW
タグ

circuit-optimization

2 件の記事

デジタル論理ゲート(AND、OR、NOT)が真理値表と信号フローと共に示され、ブール代数の原理を説明している。
boolean-algebra

ブール代数:デジタル回路設計の基礎

TL;DR: ブール代数は AND、OR、NOT を使って TRUE/FALSE 値を操作する形式的な体系です。その諸法則 ── 恒等律、吸収律、分配律、補元律、そしてド・モルガンの定理 ── はブール式を等価でより単純な形式に変換することを可能にし、これがそのままシリコン上のゲート数削減と伝搬遅延の短縮へとマッピングされます。 ジョージ・ブールが 19 世紀半ばに体系化した「思考の代数」は、いまやあらゆるデジタル・チップを動かす数学です。すべてのマイクロプロセッサ、メモリセル、グラフィックスパイプラインは、最終的に彼が定義した AND、OR、NOT の演算へと還元されます。 エンジニアやコンピュータ・サイエンティストにとって、ブール法則を習得することは机上の話ではありません。ブール式を簡略化することは、ゲートを削除し、配線を取り除き、伝搬遅延からピコ秒を削ぎ落とすことを意味します。数式を簡略化できれば、シリコンも簡略化できるのです。 三大基本演算:AND、OR、NOT どれほど複雑なデジタル論理も、たった 3 つの基本演算から構築されます。これらを理解することは、デジタル設計のアルファベットを理解することです。digisim.io ではこれらは個別のコンポーネントとして表現されており、それらを配線して任意に複雑な論理を構成できます。 1. AND 演算 出力は すべての 入力が TRUE のときにのみ TRUE...

5 min read
カルノー図のビジュアライゼーションと、それに対応する簡略化されたデジタル回路が並べて示され、論理簡略化を実演している。
karnaugh-maps

カルノー図:視覚的なブール簡略化

TL;DR: カルノー図(K マップ)は真理値表をグレイコードによる 2 次元グリッドへ並べ替え、隣接するセルが 1 つの変数だけ異なるようにします。隣接する 1 を 2 のべき乗の長方形にグループ化することで、代数操作なしに最小の積和形を直接生成できます。K マップは 4 変数までの関数を確実に最小化します。5〜6 変数では Quine-McCluskey 法、それ以上では ESPRESSO スタイルのアルゴリズム合成が引き継ぎます。 ブール法則を使った 代数的簡略化 は機能しますが、適切なタイミングで適切な因数分解を見抜くことに依存します。一つの機会を逃せば、最適でない結果に終わってしまいます。4 変数以上の式では、可能な操作の数が爆発的に増えます。 カルノー図(K マップ)は、代数的簡略化を視覚的なパターン認識に変えることでこの問題を解決します。1953 年にベル研究所の物理学者モーリス・カルノーが考案したこの図は、真理値表を 2 次元グリッドに並べ、隣接セルが厳密に 1 つの変数だけ異なるようにします。グリッド上で隣接する...