编码器
概述
- 用途：编码器是一个4-2优先编码器——一种组合数字电路，将活动输入信号转换为表示最高优先级活动输入的二进制码。它执行解码器的反向操作，将4条输入线缩减为2位二进制码。
- 符号：编码器表示为一个矩形方块，具有4条输入线（D0、D1、D2、D3）和2条输出线（Q0、Q1）。
- DigiSim.io 中的角色：作为数字电路中优先级检测、地址生成和输入编码的基础构建模块。
功能描述
逻辑行为
编码器是一种优先编码器，输出最高优先级活动输入的二进制码。当多个输入同时有效时，编码器输出最高编号活动输入的编码——较低优先级的输入被视为无关项（X）。
真值表（4-2优先编码器）：
| D3 | D2 | D1 | D0 | Q1 | Q0 |
|---|---|---|---|---|---|
| 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | X | 0 | 1 |
| 0 | 1 | X | X | 1 | 0 |
| 1 | X | X | X | 1 | 1 |
输入和输出
输入：
- 4个数据输入（D0、D1、D2、D3）：四条输入线，其中 D3 具有最高优先级，D0 具有最低优先级。
输出：
- 2个二进制输出（Q0、Q1）：2位二进制码，表示最高优先级的活动输入。
可配置参数
- 优先级处理：编码器使用优先级解析——当多个输入有效时，最高编号的输入优先。
- 传播延迟：输入变化后输出改变所需的时间。
DigiSim.io 中的可视化表示
编码器显示为一个矩形方块，一侧有4个输入引脚（D0-D3），对侧有2个输出引脚（Q0、Q1）。当连接到电路中时，该组件通过连接线的颜色变化直观地指示活动输入和对应的二进制编码输出。
教育价值
核心概念
- 二进制编码：演示如何将多个信号编码为紧凑的二进制形式。
- 数据压缩：说明如何将多条信号线缩减为更少的线。
- 独热码到二进制转换：展示独热码和二进制表示之间的关系。
- 组合逻辑设计：介绍用于编码功能的逻辑电路设计。
学习目标
- 理解如何将多个输入信号编码为二进制格式。
- 学习编码器和解码器作为互补组件之间的关系。
- 认识基本编码器和优先编码器之间的区别。
- 应用编码器设计输入处理系统和地址生成器。
- 理解编码器如何有效地减少数字系统中的信号线数量。
使用场景
- 键盘编码：将键盘按键转换为二进制码。
- 优先级检测：在具有优先级要求的系统中识别最高优先级的活动输入。
- 地址生成：从独热选择信号创建二进制地址。
- 输入处理：将各种输入格式转换为标准化的二进制码。
- 控制系统：将多个状态信号编码为紧凑形式以便处理。
技术说明
- DigiSim.io 的编码器是优先编码器：当多个输入有效时，它输出最高优先级（最高编号）活动输入的二进制码。
- 4-2配置使用4个输入（D0-D3）并产生2位二进制输出（Q0、Q1）。
- 在 DigiSim.io 中，编码器对输入变化立即响应，模拟优先编码器的组合逻辑行为。
特性
- 输入大小：4条输入线（D0-D3）
- 输出大小：2条输出线（Q0、Q1）
- 传播延迟：输入变化到输出稳定之间的时间延迟
- 扇入：编码器可处理的输入线数量
- 扇出：每个输出可驱动的逻辑门数量
- 输入验证：检测有效/无效输入的可选功能
- 使能控制：某些编码器包含使能输入以控制操作
- 输入优先级：编码器是否在输入之间遵循优先级
- 功耗：操作期间的能量消耗
编码器的类型
基本编码器
- 没有优先级或验证功能的简单编码器
- 假设同一时刻仅一个输入有效
优先编码器
- 基于优先级解析多个活动输入
- 输出最高优先级输入的编码
- 通常包含"有效输入"输出标志
十进制到BCD编码器
- 10-4编码器，用于十进制到二进制编码十进制的转换
- 用于数字显示和键盘应用
八进制到二进制编码器
- 8-3编码器，用于八进制到二进制的转换
- 在计算系统中常见
十六进制到二进制编码器
- 16-4编码器，用于十六进制到二进制的转换
- 用于地址解码应用
键盘编码器
- 专用于键盘输入的编码器
- 将按键转换为二进制码
应用
地址生成
- 将独热信号转换为二进制地址
- 数字系统中的存储器寻址
输入外设
- 键盘输入编码
- 开关阵列到二进制的转换
指令解码
- CPU中的指令模式编码
- 操作码生成
控制系统
- 控制应用的状态编码
- 模式选择编码
数字复用
- 多路复用器控制的地址选择
- 通信系统中的通道选择
数据压缩
- 将多条信号线缩减为更少的线
- 将并行数据转换为更紧凑的格式
实现方法
逻辑门阵列
- 使用OR门根据输出位模式组合输入
- 可以使用分立元件或IC形式实现
集成电路
- 74148：8-3优先编码器
- 74147：10-4十进制到BCD优先编码器
- 74LS348：带使能的8-3优先编码器
HDL 设计
- case 语句或条件赋值
- 优先编码器的优先if-else链
- 易于参数化以适应不同大小
基于ROM的实现
- 使用存储在ROM中的查找表
- 适用于复杂的编码方案
电路实现（4-2优先编码器）
4-2优先编码器可以使用带优先级逻辑的OR门实现：
graph LR
D1[D1] --> OR0[OR Gate]
D3[D3] --> OR0
OR0 --> Q0[Q0 Output]
D2[D2] --> OR1[OR Gate]
D3 --> OR1
OR1 --> Q1[Q1 Output]
逻辑：当 D1 或 D3 是最高优先级活动输入时，Q0 为高。当 D2 或 D3 是最高优先级活动输入时，Q1 为高。
布尔表达式（4-2优先编码器）
对于4-2优先编码器：
Q0 = D1·D̄2·D̄3 + D3
Q1 = D2·D̄3 + D3
简化（优先级逻辑确保最高编号的活动输入获胜）：
Q0 = D3 + D1·D̄2
Q1 = D3 + D2
其中 + 表示逻辑OR，· 表示逻辑AND，D̄ 表示NOT
相关组件
- 解码器：执行反向操作（二进制到独热码）
- 多路复用器：与编码器配合用于数据选择
- 多路分配器：与解码器配合用于数据分配
- 优先仲裁器：与优先编码器类似但输出格式不同
- 码转换器：在不同编码方案之间进行转换
- 二进制计数器：常使用编码器进行状态检测
- 比较器：有时使用编码器原理实现
- 地址解码器：用于存储器系统的反向操作
