Interactive Circuit

多路复用器

概述

用途：多路复用器（MUX）是一种数字组件，从多个输入信号中选择一个并将其转发到单个输出线。它作为一个数字控制的开关，将多条输入数据线中的一条路由到输出。
符号：多路复用器表示为一个矩形方块，带有两个数据输入（D0、D1）、一个选择输入（Sel）和一个输出（Y）。
DigiSim.io 的作用：DigiSim.io 多路复用器是一个2选1（2:1）MUX，基于单条选择线在两个数据输入之间选择，作为数字电路中的基本数据选择组件。

multiplexer component

功能描述

逻辑行为

DigiSim.io 多路复用器是一个2选1 MUX。它使用单个选择输入（Sel）来确定两个数据输入（D0或D1）中的哪一个被转发到输出（Y）。当Sel=0时，输出Y等于D0。当Sel=1时，输出Y等于D1。

真值表（2选1多路复用器）：

Sel	D0	D1	Y
0	0	X	0
0	1	X	1
1	X	0	0
1	X	1	1

输入和输出

输入（共3个）：
- D0（数据0）：1位数据输入，Sel=0时被选中。
- D1（数据1）：1位数据输入，Sel=1时被选中。
- Sel（选择）：1位控制输入，确定哪个数据输入（D0或D1）出现在输出端。
输出（共1个）：
- Y（输出）：1位输出，反映所选数据输入的值。

可配置参数

传播延迟：选择或输入变化后输出变化所需的时间。

DigiSim.io中的可视化表示

多路复用器显示为一个矩形方块，两个数据输入（D0、D1）在一侧，选择输入（Sel）通常在底部。输出（Y）在另一侧。当连接到电路中时，该组件通过连接线上的颜色变化直观地指示激活的数据路径和逻辑状态。

教育价值

核心概念

数据选择：演示从多个选项中选择一个信号的概念。
数字开关：说明数字系统如何动态路由数据。
二进制编码：展示二进制选择值如何对应特定的数据路径。
组合逻辑：介绍如何使用多路复用器实现复杂的逻辑功能。

学习目标

理解多路复用器如何在数字系统中引导数据流。
学习二进制选择码如何确定哪个输入被路由到输出。
认识多路复用器在创建更大数字系统中的作用。
应用多路复用器实现各种组合逻辑功能。
理解多路复用器如何在某些电路设计中减少组件数量。

使用示例

数据选择：选择多个数据源之一进行处理。
总线系统：控制哪个设备获得共享数据总线的访问权。
逻辑实现：通过使用常量和变量作为输入的多路复用器实现任何组合逻辑功能。
并行到串行转换：从并行输入中依次选择位。
存储系统：寻址和选择特定的存储单元或字。

技术说明

选择线数（S）和数据输入数（I）之间的关系：2^S = I。例如，DigiSim.io 的2选1多路复用器使用1条选择线在2个数据输入之间选择。
级联多个多路复用器可以创建更大的多路复用器。例如，两个4:1多路复用器和一个2:1多路复用器可以创建一个8:1多路复用器。
多路复用器可以与多路分配器组合创建双向数据路由系统。
在物理实现中，多路复用器可能在选择线转换期间出现短暂的输出毛刺。

特性

通道数：描述为N:1（例如，2:1、4:1、8:1、16:1）
选择线：log₂(N)条选择输入用于在N个数据输入中选择
传播延迟：输入变化到稳定输出之间的时间
扇出：可以驱动的逻辑门数量
功耗：通常随通道数增加
使能控制：某些多路复用器包含使能输入
数据宽度：可以是1位或多位（总线多路复用器）
毛刺抗扰度：在转换期间避免瞬态错误输出的质量

多路复用器类型

二进制多路复用器
- 2:1（1条选择线）
- 4:1（2条选择线）
- 8:1（3条选择线）
- 16:1（4条选择线）
总线多路复用器
- 并行处理多位
- 常见宽度：4位、8位、16位、32位
模拟多路复用器
- 切换模拟信号
- 导通时保持低电阻的信号完整性
树形多路复用器
- 通过级联较小的多路复用器构建
- 用于大规模实现
双向多路复用器
- 允许信号双向流动
- 用于双向总线

应用

数据选择和路由
- 在多个数据源之间选择
- DRAM中的内存地址多路复用
- 计算机系统中的总线仲裁
通信系统
- 时分复用（TDM）用于通道共享
- 电信中的线路选择
- 网络交换应用
逻辑实现
- 实现布尔函数
- FPGA中的查找表（LUT）
- 可编程逻辑阵列
测试和调试
- 信号探测和监控
- 测试点选择
- 诊断信号路由
算术电路
- ALU功能选择
- 条件操作
- 位操作功能
控制系统
- 操作模式选择
- 信号路径配置
- 状态机实现

实现方式

多路复用器可以使用以下方式实现：

基本逻辑门
- AND、OR和NOT门
- 传输门
集成电路
- 74xx系列：
  - 74157：四路2:1多路复用器
  - 74153：双路4:1多路复用器
  - 74151：8:1多路复用器
  - 74150：16:1多路复用器
晶体管级
- CMOS传输晶体管
- 传输门
- 三态缓冲器
HDL设计（Verilog/VHDL）
- Case语句
- 条件赋值
- 参数化设计

电路实现（2:1 MUX）

基本的2:1多路复用器可以使用基本逻辑门实现：

AND-OR门实现

graph LR
    Input0[Input I0] --> AndGate0[AND Gate]
    SelectS[Select S] --> NotGate[NOT Gate]
    NotGate --> AndGate0
    
    Input1[Input I1] --> AndGate1[AND Gate]
    SelectS --> AndGate1
    
    AndGate0 --> OrGate[OR Gate]
    AndGate1 --> OrGate
    OrGate --> OutputY[Output]

传输门实现

graph LR
    Input0[Input I0] --> TransGate0[Transmission Gate 0]
    Input1[Input I1] --> TransGate1[Transmission Gate 1]
    
    TransGate0 --> OutputY[Output]
    TransGate1 --> OutputY
    
    SelectS[Select S] --> TransGate1
    SelectS --> NotGate[NOT Gate]
    NotGate --> TransGate0

Multiplexer (2-to-1)

多路复用器

概述

功能描述