Interactive Circuit

Register

Überblick

Zweck: Das Register ist eine digitale Speicherkomponente, die mehrere Bits binärer Daten speichert. Im Gegensatz zu einem einzelnen Flipflop, das ein Bit speichert, bestehen Register aus mehreren Flipflops, die so angeordnet sind, dass sie ein vollständiges binäres Wort speichern.
Symbol: Das Register wird durch einen Rechteckblock mit 4 Dateneingängen (D0–D3), einem Takteingang (CLK), Lade-Enable (LD), Clear (CLR) und 4 Datenausgängen (Q0–Q3) dargestellt.
Rolle in DigiSim.io: Dient als grundlegender sequentieller Logikbaustein in digitalen Systemen und bietet temporäre Speicherung für binäre Informationen während Verarbeitungsoperationen.

Funktionale Beschreibung

Logikverhalten

Das Register erfasst und speichert die an seinen Dateneingängen anliegenden Werte, wenn es durch ein Taktsignal getriggert wird. Die gespeicherten Werte bleiben unverändert bis zum nächsten Takt-Trigger oder bis ein Reset-/Clear-Signal angelegt wird.

Wahrheitstabelle (4-Bit-Register):

CLR	LD	CLK	D[3:0]	Q[3:0] (nächster Zustand)	Operation
1	X	X	xxxx	0000	Asynchrones Clear
0	1	↑	abcd	abcd	Synchrones Laden
0	0	↑	xxxx	Q (vorher)	Halten (kein Laden)
0	X	0	xxxx	Q (vorher)	Halten (keine Taktflanke)

Hinweis: ↑ stellt eine steigende Taktflanke dar, X bedeutet „Don't care", „vorher" bedeutet vorheriger Zustand. CLR ist aktiv-HIGH und asynchron – es setzt das Register sofort zurück, unabhängig von CLK. Daten werden nur geladen, wenn LD=1 bei einer steigenden Taktflanke ist.

Eingänge und Ausgänge

Eingänge (insgesamt 7):
- D0: Pin 0. Dateneingang Bit 0 (LSB).
- D1: Pin 1. Dateneingang Bit 1.
- D2: Pin 2. Dateneingang Bit 2.
- D3: Pin 3. Dateneingang Bit 3 (MSB).
- CLK: Pin 4. Takteingang – Daten werden bei der steigenden Flanke geladen, wenn LD HIGH ist.
- LD (Load): Pin 5. Lade-Enable – wenn HIGH bei einer steigenden Taktflanke, werden die Dateneingänge ins Register übernommen.
- CLR (Clear): Pin 6. Asynchrones Clear – setzt alle gespeicherten Bits auf null, wenn HIGH, unabhängig vom Takt.
Ausgänge (insgesamt 4):
- Q0: Pin 0. Ausgang Bit 0 (LSB).
- Q1: Pin 1. Ausgang Bit 1.
- Q2: Pin 2. Ausgang Bit 2.
- Q3: Pin 3. Ausgang Bit 3 (MSB).

Konfigurierbare Parameter

Bitbreite: Die Anzahl der Bits, die das Register speichern kann (typischerweise 4, 8, 16 usw.).
Taktflankenempfindlichkeit: Ob das Register auf steigende oder fallende Taktflanken reagiert.
Asynchrone vs. synchrone Steuerung: Wie sich Clear und andere Steuersignale relativ zum Takt verhalten.
Laufzeitverzögerung: Die Zeit, bis sich Ausgänge nach einem Auslösereignis ändern.

Visuelle Darstellung in DigiSim.io

Das Register wird als Rechteckblock mit beschrifteten Eingängen auf der linken Seite (D[n:0], CLK, CLR usw.) und Ausgängen (Q[n:0]) auf der rechten Seite angezeigt. Der Takteingang ist typischerweise mit einem Dreieckssymbol markiert, das die Flankenempfindlichkeit anzeigt. Wenn die Komponente in einer Schaltung verbunden ist, zeigt sie ihren aktuellen Zustand visuell durch die an ihren Ausgängen angezeigten Werte und Farbänderungen auf den verbindenden Leitungen an.

Pädagogischer Wert

Schlüsselkonzepte

Datenspeicherung: Demonstriert, wie digitale Schaltungen mehrere Informationsbits speichern können.
Synchroner Betrieb: Veranschaulicht das Konzept von Operationen, die durch Taktsignale ausgelöst werden.
Speicherelemente: Führt grundlegende Bausteine für Computerspeichersysteme ein.
Verarbeitung binärer Wörter: Zeigt, wie Computer mehrbittige Datenwörter statt einzelner Bits verarbeiten.
Zustandserhaltung: Demonstriert, wie digitale Systeme den Zustand zwischen Taktzyklen aufrechterhalten.

Lernziele

Verstehen, wie Register binäre Daten über Taktzyklen hinweg speichern und aufrechterhalten.
Die Beziehung zwischen Taktsignalen und Datenerfassung in sequentiellen Schaltungen lernen.
Die Rolle von Registern in der Datenverarbeitung und temporären Speicherung erkennen.
Register-Konzepte in der Entwicklung komplexerer sequentieller Schaltungen wie Zähler und Schieberegister anwenden.
Den Unterschied zwischen kombinatorischer Logik (die keinen Speicher hat) und sequentieller Logik (die den Zustand bewahrt) begreifen.

Anwendungsbeispiele/Szenarien

Datenspeicherung: Temporäres Halten von Berechnungsergebnissen in einer CPU.
Adressregister: Speicherung von Speicheradressen während Fetch-Execute-Zyklen.
Datenpuffer: Halten von Daten an Schnittstellengrenzen zwischen Systemen mit unterschiedlichen Geschwindigkeiten.
Befehlsregister: Speicherung des aktuellen Befehls in einer CPU.
Pipeline-Stufen: Erstellung sequentieller Verarbeitungsstufen in Pipeline-Architekturen.
Parallel-zu-Seriell-Umwandlung: Speicherung paralleler Daten zur Bit-für-Bit-Seriellübertragung.

Technische Hinweise

Register werden typischerweise mit D-Flipflops implementiert, mit einem Flipflop pro Speicherbit.
Die Setup- und Haltezeitanforderungen der zugrunde liegenden Flipflops bestimmen die Timing-Beschränkungen für zuverlässigen Registerbetrieb.
In DigiSim.io modellieren Register typisches flankengesteuertes Verhalten mit klarer visueller Rückmeldung von Zustandsübergängen.
Register bilden die Grundlage für komplexere sequentielle Komponenten wie Schieberegister, Zähler und Speicher-Arrays.
Spezialregister umfassen Akkumulatoren (für arithmetische Operationen), Statusregister (für Bedingungs-Flags) und Indexregister (zur Speicheradressierung).

Eigenschaften

Wortgröße: Typischerweise 4, 8, 16, 32 oder 64 Bit (kann eine beliebige Zahl sein)
Speicherkapazität: Gleich der Anzahl der Bits (Flipflops) im Register
Betriebsmodi:
- Laden (Schreiben): Speichert neue Daten ins Register
- Lesen: Gibt aktuell gespeicherte Daten aus
- Clear/Reset: Setzt alle Bits auf 0
- Set: Setzt alle Bits auf 1
- Shift: Verschiebt Daten innerhalb des Registers links oder rechts
Timing-Steuerung: Üblicherweise synchron mit Taktsignalen
Geschwindigkeit: Bestimmt durch die Laufzeitverzögerung des Flipflops (typische Setup-Zeit: 2–5 ns)
Stromverbrauch: Proportional zur Anzahl der Flipflops und Schaltfrequenz

Registertypen

Datenregister: Speichern allgemeine Datenwerte
Schieberegister: Erlauben das Verschieben von Daten links oder rechts
- SISO (Serial In, Serial Out)
- SIPO (Serial In, Parallel Out)
- PISO (Parallel In, Serial Out)
- PIPO (Parallel In, Parallel Out)
Pufferregister: Temporäre Speicherung zwischen Systemkomponenten
Adressregister: Halten Speicheradressen
Befehlsregister: Halten Prozessorbefehle
Statusregister: Speichern Bedingungs-Flags und Statusinformationen
Akkumulatorregister: Spezielle Register für arithmetische Operationen

Anwendungen

Mikroprozessoren und Mikrocontroller: Für CPU-Register
Speichersysteme: Als Adress- und Datenregister
I/O-Schnittstellen: Pufferung zwischen verschiedenen Geschwindigkeitsdomänen
Arithmetisch-Logische Einheiten (ALUs): Zur Operandenspeicherung
Datenkonvertierung: In ADCs und DACs
Signalverarbeitung: Zur Datenpufferung und Pipelining
Kommunikationssysteme: Parallel-zu-Seriell- und Seriell-zu-Parallel-Umwandlung
Zähler: Als Speicherelement in Binärzählern
Zustandsautomaten: Zur Zustandsspeicherung in sequentiellen Schaltungen
Anzeigetreiber: Halten von Anzeigedaten

Implementierung

Flipflops:
- D-Flipflops (am häufigsten)
- JK-Flipflops
- T-Flipflops
Integrierte Schaltkreise:
- 74174/74175: Hex/Quad D-Typ-Flipflops
- 74273: Octal-D-Typ-Flipflop mit Clear
- 74377/74378: Octal-D-Typ-Flipflops mit Clock-Enable
- 74595: 8-Bit-Schieberegister mit Ausgangs-Latch
- 74299: 8-Bit-Universalschieberegister
Speichertechnologien:
- Statische RAM-Zellen
- Dynamische RAM-Zellen (mit Refresh)
- Flipflop-Arrays in FPGAs

Schaltungsimplementierung

Ein grundlegendes 4-Bit-Register mit D-Flipflops:

graph LR
    D0[D bit 0] --> FF0[D Flip-Flop 0]
    D1[D bit 1] --> FF1[D Flip-Flop 1]
    D2[D bit 2] --> FF2[D Flip-Flop 2]
    D3[D bit 3] --> FF3[D Flip-Flop 3]
    
    CLK[Clock] --> FF0
    CLK --> FF1
    CLK --> FF2
    CLK --> FF3
    
    FF0 --> Q0[Q bit 0]
    FF1 --> Q1[Q bit 1]
    FF2 --> Q2[Q bit 2]
    FF3 --> Q3[Q bit 3]

Struktur: Alle Flipflops teilen sich ein gemeinsames Taktsignal für synchronen Betrieb.

Register (4-bit)

Register

Überblick