Interactive Circuit

8-Bit-Datenbus

Übersicht

Zweck: Der 8-Bit-Datenbus ist eine visuelle und funktionale Komponente, die einen gemeinsam genutzten Datenpfad in CPU-Architekturen repräsentiert. Er nimmt mehrere Tri-State-Eingänge (Bus-Eingänge) entgegen und gibt den aufgelösten Buswert aus. Die Komponente hilft Benutzern, die Busarchitektur zu verstehen und Buskonflikte zu debuggen.
Symbol: Der Datenbus wird durch einen länglichen rechteckigen Block mit 8-Bit-Eingangs- und -Ausgangsbussen sowie internen Linien dargestellt, die den Datenflusspfad zeigen.
DigiSim.io-Rolle: Bietet eine visuelle Darstellung von Busverbindungen in CPU-Designs und erleichtert das Verständnis des Datenflusses sowie das Debuggen von Problemen wie Buskonflikten oder schwebenden Eingängen.

8-Bit-Datenbus-Komponente

Funktionsbeschreibung

Logikverhalten

Der 8-Bit-Datenbus ist primär eine Pass-Through-Komponente, die mehrere Eingänge (als Bus-Eingänge konfiguriert) annimmt und den aufgelösten Wert ausgibt. Die eigentliche Tri-State-Arbitrierung erfolgt durch den ereignisgesteuerten Simulator von DigiSim:

Wenn genau ein Treiber aktiv ist, gibt der Ausgang den Wert dieses Treibers wieder.
Wenn kein Treiber aktiv ist (alle hochohmig), sind die Ausgänge hochohmig.
Wenn mehrere Treiber mit widersprüchlichen Werten aktiv sind, wird ein Buskonflikt erkannt und protokolliert.

Funktionstabelle:

Aktive Treiber	Treiberwerte	Q0-Q7-Ausgang	Status
0	Alle Hi-Z	Hi-Z	Kein Treiber
1	Wert V	V	Normal
2+ (gleich)	Alle gleich	V	Warnung
2+ (Konflikt)	Unterschiedlich	Undefiniert	Buskonflikt!

Hinweis: Buskonflikte werden vom Simulator protokolliert und können auf einen Designfehler hinweisen.

Eingänge und Ausgänge

Eingänge:
- D0-D7[7:0]: 8-Bit-Dateneingänge, konfiguriert als Bus-Eingänge. Mehrere Tri-State-Quellen können sich mit jedem Pin verbinden, der Simulator löst den tatsächlichen Wert auf.
Ausgänge:
- Q0-Q7[7:0]: 8-Bit-Datenausgänge, die den aufgelösten Buswert widerspiegeln. Die Ausgänge gehen in den Hi-Z-Zustand, wenn alle entsprechenden Eingänge hochohmig sind.

Pin-Belegung

Eingangs-Pins (linke Seite):

Pins 0-7: D0-D7 (Bus-Eingänge – nehmen mehrere Tri-State-Verbindungen auf)

Ausgangs-Pins (rechte Seite):

Pins 0-7: Q0-Q7 (Ausgänge mit aufgelöstem Buswert)

Konfigurierbare Parameter

Konfliktserkennung: Automatische Erkennung und Protokollierung von Buskonflikten.
Signallaufzeit: Minimale Verzögerung beim Durchleiten des Signals.

Visuelle Darstellung in DigiSim.io

Der 8-Bit-Datenbus wird als rechteckiger Block (112x160 Pixel) dargestellt mit:

8 Eingangs-Pins auf der linken Seite (D0-D7), als Bus-Eingänge gekennzeichnet
8 Ausgangs-Pins auf der rechten Seite (Q0-Q7)
Internen horizontalen Linien, die den Datenfluss zeigen
Beschriftungen „DATA BUS" und „8-BIT" in der Mitte

Die dickeren Bus-Eingangs-Pins zeigen an, dass sich mehrere Tri-State-Quellen verbinden können, und unterscheiden sie von gewöhnlichen Eingängen mit nur einer Quelle.

Pädagogischer Wert

Schlüsselkonzepte

Busarchitektur: Zeigt, wie mehrere Komponenten einen gemeinsamen Datenpfad nutzen.
Tri-State-Logik: Zeigt, wie Tri-State-Ausgänge die gemeinsame Busnutzung ohne Multiplexer ermöglichen.
Buskonflikt: Veranschaulicht potenzielle Konflikte, wenn mehrere Treiber aktiv sind.
Datenflussvisualisierung: Macht abstrakte Buskonzepte greifbar und sichtbar.
Modulares Design: Fördert das Denken in CPU-Komponenten als separate Module, die über Busse kommunizieren.

Lernziele

Verstehen, wie Datenbusse die Kommunikation zwischen Komponenten in CPUs ermöglichen.
Die Bedeutung von Bus-Arbitrierung und Steuersignalen lernen.
Buskonflikte als häufigen Designfehler erkennen und vermeiden lernen.
Busarchitekturkonzepte beim Entwurf modularer digitaler Systeme anwenden.
Die Rolle von Tri-State-Puffern in busbasierten Designs verstehen.

Anwendungsbeispiele/Szenarien

CPU-Datenpfad: Zentraler Datenbus, der ALU, Register und Speicher verbindet.
Speicher-Datenschnittstelle: Bidirektionaler Datenfluss zwischen CPU und RAM/ROM.
Registerfile: Gemeinsamer Bus zum Lesen/Schreiben mehrerer Register.
E/A-Schnittstelle: Datenaustausch zwischen CPU und Peripheriegeräten.
Debugging und Visualisierung: Sichtbarmachen von Bussignalen zur Fehlersuche.

Integration in den 8-Bit-Computer

In der DigiSim-8-Bit-Computerarchitektur verbindet der Datenbus alle wichtigen Komponenten:

┌──────────────────────────────────────────────────────────────────┐
│                     8-BIT-DATENBUS                                │
│                                                                   │
│  ┌─────────┐  ┌─────────┐  ┌─────────┐  ┌─────────┐  ┌────────┐ │
│  │   ACC   │  │   ALU   │  │   RAM   │  │   ROM   │  │   IR   │ │
│  │         │  │         │  │         │  │         │  │        │ │
│  └────┬────┘  └────┬────┘  └────┬────┘  └────┬────┘  └───┬────┘ │
│       │            │            │            │           │       │
│       ▼            ▼            ▼            ▼           ▼       │
│  ┌────────┐  ┌────────┐  ┌────────┐  ┌────────┐  ┌────────┐    │
│  │TRI-BUF │  │TRI-BUF │  │TRI-BUF │  │TRI-BUF │  │TRI-BUF │    │
│  │(ACC_OE)│  │(ALU_OE)│  │(RAM_OE)│  │(ROM_OE)│  │(IR_OE) │    │
│  └────┬────┘  └────┬────┘  └────┬────┘  └────┬────┘  └───┬────┘ │
│       │            │            │            │           │       │
│       └────────────┴────────────┴─────┬──────┴───────────┘       │
│                                       │                          │
│                              ┌────────▼────────┐                 │
│                              │    DATA BUS     │                 │
│                              │     8-BIT       │                 │
│                              └────────┬────────┘                 │
│                                       │                          │
│       ┌───────────────────────────────┼───────────────────┐      │
│       ▼                               ▼                   ▼      │
│  ┌─────────┐                    ┌─────────┐         ┌─────────┐ │
│  │   ACC   │                    │   RAM   │         │   MAR   │ │
│  │  (IN)   │                    │  (DIN)  │         │  (DIN)  │ │
│  └─────────┘                    └─────────┘         └─────────┘ │
│                                                                   │
└──────────────────────────────────────────────────────────────────┘

Koordination der Steuersignale

Das Steuerwerk stellt sicher, dass zu jedem Zeitpunkt nur ein Treiber aktiv ist:

Mikrocode-Schritt	Aktiver Treiber	Steuersignal
Befehl holen	ROM	ROM_OE = 1
Aus RAM laden	RAM	RAM_OE = 1
ALU-Ergebnis	ALU	ALU_OE = 1
ACC-Ausgang	Akkumulator	ACC_OE = 1
Unmittelbar laden	IR (Operand)	IR_OE = 1

Technische Hinweise

Die Datenbus-Komponente ist primär visuell – die eigentliche Bus-Arbitrierung übernimmt der Simulator.
Bus-Eingänge sind in der Komponentenkonfiguration mit isBusInput: true markiert.
Die Funktion resolveBusContention im Simulator behandelt Szenarien mit mehreren Treibern.
Jedes Bit des Busses wird unabhängig aufgelöst.
Hochohmige (schwebende) Eingänge werden als hochohmige Ausgänge weitergegeben.
Die Konflikterkennung hilft, Timing-Probleme zu identifizieren, bei denen sich mehrere Treiber überlappen.
In physischen Schaltungen können Buskonflikte zu übermäßigen Strömen und potenziellen Schäden führen.

Debuggen von Bus-Problemen

Häufige Probleme

Alle Ausgänge hochohmig: Kein Treiber ist aktiviert. Ausgangsfreigabesignale prüfen.
Unerwartete Werte: Falscher Treiber aktiviert. Steuersignal-Timing überprüfen.
Konfliktswarnungen: Mehrere Treiber aktiv. Wechselseitigen Ausschluss in der Steuerlogik prüfen.
Sporadische Fehler: Timing-Probleme. Korrekte Sequenzierung der Freigabesignale sicherstellen.

Debugging-Tipps

Das Oszilloskop verwenden, um Ausgangsfreigabesignale zu beobachten.
Sicherstellen, dass während jeder Taktphase nur ein OE-Signal aktiv ist.
Prüfen, dass OE-Signale ordnungsgemäß mit dem Takt synchronisiert sind.
Den visuellen Zustand der Datenbus-Komponente nutzen, um aktiven/inaktiven Status zu erkennen.

8-Bit Data Bus

8-Bit-Datenbus

Übersicht