PREVIEW
Multiplexer (4-to-1)

Multiplexer (4-to-1)

Multiplexers/Demultiplexers signal_cellular_alt_2_bar Intermediate schedule 18 min
Interactive Circuit
Open in Full Editor ↗

4-zu-1-Multiplexer

Übersicht

  • Zweck: Der 4-zu-1-Multiplexer (MUX) ist eine Digitalschaltung, die eines von vier Eingangssignalen auswählt und an einen einzelnen Ausgang weiterleitet, basierend auf den Werten zweier Auswahlleitungen. Er fungiert als digital gesteuerter Schalter, der Daten von mehreren Quellen zu einem Ziel leitet.
  • Symbol: Der 4-zu-1-Multiplexer wird als rechteckiger Block mit vier Dateneingängen (I0–I3), zwei Auswahleingängen (S1, S0) und einem Datenausgang (Y) dargestellt.
  • Rolle in DigiSim.io: Dient als grundlegender Datenleitbaustein in Digitalschaltungen, ermöglicht eine selektive Signalübertragung und bildet die Grundlage für komplexere Datenauswahlarchitekturen.

4-zu-1-Multiplexer Komponente

Funktionsbeschreibung

Logikverhalten

Der 4-zu-1-Multiplexer leitet einen seiner vier Dateneingänge basierend auf dem Binärwert der Auswahleingänge zum Ausgang. Die Auswahleingänge wirken als 2-Bit-Binärzahl, die bestimmt, welcher Dateneingang mit dem Ausgang verbunden wird.

Wahrheitstabelle:

S1 S0 Ausgang Y Ausgewählter Eingang
0 0 I0 Eingang 0
0 1 I1 Eingang 1
1 0 I2 Eingang 2
1 1 I3 Eingang 3

Eingänge und Ausgänge

  • Eingänge:

    • I0, I1, I2, I3: Vier 1-Bit-Dateneingänge, von denen einer ausgewählt wird.
    • S1, S0: Zwei 1-Bit-Auswahleingänge, die bestimmen, welcher Dateneingang zum Ausgang geleitet wird.
    • Manche Implementierungen können einen zusätzlichen Aktivierungseingang (EN) enthalten, der den Multiplexer deaktivieren kann.

  • Ausgänge:

    • Y: 1-Bit-Datenausgang, der den Wert des ausgewählten Eingangs übernimmt.

Konfigurierbare Parameter

  • Eingangstyp: Ob der Multiplexer einzelne Bits oder mehrbittige Busse verarbeitet.
  • Ausgangstyp: Ob der Ausgang Standard-Treiber- oder Tri-State-Fähigkeiten besitzt.
  • Aktivierungssteuerung: Manche Implementierungen enthalten einen Aktivierungseingang, der alle Eingänge vom Ausgang trennen kann.
  • Laufzeitverzögerung: Die Zeit, die der Ausgang benötigt, um eine Änderung des ausgewählten Eingangs widerzuspiegeln.

Visuelle Darstellung in DigiSim.io

Der 4-zu-1-Multiplexer wird als rechteckiger Block mit beschrifteten Eingängen auf der linken Seite (I0, I1, I2, I3, S1, S0) und einem Ausgang (Y) auf der rechten Seite dargestellt. In einer Schaltung zeigt die Komponente durch Farbänderungen auf den Verbindungsleitungen visuell den aktiven Datenpfad an, also welcher Eingang gerade ausgewählt ist.

Pädagogischer Wert

Schlüsselkonzepte

  • Signalführung: Veranschaulicht, wie digitale Systeme dynamisch zwischen mehreren Datenquellen auswählen.
  • Binäre Decodierung: Verdeutlicht, wie Binärwerte Signalpfade in Digitalschaltungen steuern.
  • Kombinatorische Logik: Stellt eine praktische Anwendung kombinatorischer Schaltungen mit mehreren Eingängen vor.
  • Datenauswahl: Zeigt, wie Computer auf Basis von Steuersignalen aus alternativen Datenquellen wählen.
  • Digitales Schalten: Führt das Konzept der elektronischen Schaltung ohne mechanische Teile ein.

Lernziele

  • Verstehen, wie digitale Systeme Signale auf Basis von Auswahlsteuerungen leiten.
  • Lernen, wie binäre Auswahlwerte bestimmen, welcher Eingang mit dem Ausgang verbunden wird.
  • Die Rolle von Multiplexern beim Aufbau größerer Datenverarbeitungssysteme erkennen.
  • Multiplexerkonzepte zum Entwurf von Datenauswahl-, Bussystemen und Logikfunktionsgeneratoren anwenden.
  • Den Unterschied zwischen bit- und wortebenenbasiertem Multiplexen erfassen.

Anwendungsbeispiele/Szenarien

  • Datenauswahl: Auswahl zwischen mehreren Datenquellen in einer CPU oder einem digitalen System.
  • Bus-Routing: Verwaltung des Zugriffs auf gemeinsam genutzte Busse in der Computerarchitektur.
  • Funktionsgenerierung: Implementierung beliebiger Logikfunktionen durch Auswahl aus vorab berechneten Ergebnissen.
  • Parallel-zu-Seriell-Wandlung: Sequenzielle Auswahl von Bits aus einem Parallelwort zur seriellen Übertragung.
  • Verwaltung von Eingabegeräten: Auswahl zwischen mehreren Eingabeperipheriegeräten in einem Steuerungssystem.
  • Zeitmultiplexen: Gemeinsame Nutzung eines Kanals durch mehrere Signale in Kommunikationssystemen.

Technische Hinweise

  • Der 4-zu-1-Multiplexer kann mit elementaren Logikgattern realisiert werden (typischerweise 4 AND-Gatter, 2 Inverter und 1 OR-Gatter).
  • Er kann auch durch Kaskadierung von drei 2-zu-1-Multiplexern aufgebaut werden.
  • Der boolesche Ausdruck für den Ausgang lautet: Y = (I0·!S1·!S0) + (I1·!S1·S0) + (I2·S1·!S0) + (I3·S1·S0).
  • Die Laufzeitverzögerung ist eine wichtige Überlegung, wenn Multiplexer in Hochgeschwindigkeitsanwendungen eingesetzt werden.
  • Größere Multiplexer (8-zu-1, 16-zu-1) lassen sich durch Kombination mehrerer 4-zu-1-Multiplexer aufbauen.
  • In mehrbittigen Anwendungen kann ein Array von Multiplexern verwendet werden, um mehrere Bits gleichzeitig zu schalten.
  • In DigiSim.io simuliert das Verhalten des Multiplexers reale digitale Bauelemente mit korrekter Behandlung von Auswahlübergängen.

Eigenschaften

  • Eingangskonfiguration:
    • Vier Dateneingänge (I0, I1, I2, I3)
    • Zwei Auswahleingänge (S1, S0) zur Auswahl unter 4 Eingängen
  • Ausgangskonfiguration:
    • Einzelner Ausgang (Y)
  • Laufzeitverzögerung:
    • Typischerweise 5–15 ns (technologieabhängig)
    • Verzögerung von Auswahländerung bis Ausgangswechsel
    • Verzögerung von Dateneingangsänderung bis Ausgangswechsel
  • Stromverbrauch:
    • Niedrig bis moderat
    • Steigt mit der Schaltfrequenz
  • Fan-Out:
    • Typischerweise 10–50 Gatter (technologieabhängig)
  • Logikpegel:
    • Kompatibel mit gängigen Logikfamilien (TTL, CMOS)
  • Schaltungskomplexität:
    • Mittel (erfordert in der einfachen Implementierung 4 AND-Gatter, 1 OR-Gatter und 2 Inverter)
  • Geschwindigkeit:
    • Schneller als größere Multiplexer (8-zu-1, 16-zu-1)
    • Geeignet für mittelschnelle Anwendungen
  • Signalintegrität:
    • Erhält die Signalstärke
    • Minimale Signalverschlechterung über den Auswahlpfad

Implementierungsmethoden

  1. Mit elementaren Logikgattern
    • Realisiert mit AND-Gattern, OR-Gattern und Invertern
    • Jeder Eingang wird mit einer eindeutigen Kombination der Auswahlleitungen verknüpft
graph TB
    Input0[I0] --> AndGate0[AND Gate]
    Input1[I1] --> AndGate1[AND Gate]
    Input2[I2] --> AndGate2[AND Gate]
    Input3[I3] --> AndGate3[AND Gate]
    
    Select0[S0] --> NotGate0[NOT]
    Select1[S1] --> NotGate1[NOT]
    
    NotGate0 --> AndGate0
    NotGate1 --> AndGate0
    
    Select0 --> AndGate1
    NotGate1 --> AndGate1
    
    NotGate0 --> AndGate2
    Select1 --> AndGate2
    
    Select0 --> AndGate3
    Select1 --> AndGate3
    
    AndGate0 --> OrGate[OR Gate]
    AndGate1 --> OrGate
    AndGate2 --> OrGate
    AndGate3 --> OrGate
    
    OrGate --> OutputY[Y Output]

Auswahlmuster:

  • I0 ausgewählt, wenn S1=0, S0=0 (beide invertiert)
  • I1 ausgewählt, wenn S1=0, S0=1
  • I2 ausgewählt, wenn S1=1, S0=0
  • I3 ausgewählt, wenn S1=1, S0=1 (beide wahr)
  1. Mit 2-zu-1-Multiplexern
    • Aufgebaut durch Kaskadierung dreier 2-zu-1-Multiplexer
    • S0 steuert die erste Stufe, S1 steuert die letzte Stufe
graph LR
    I0[I0] --> MUX1[2:1 MUX]
    I1[I1] --> MUX1
    I2[I2] --> MUX2[2:1 MUX]
    I3[I3] --> MUX2
    
    MUX1 --> MUX3[2:1 MUX]
    MUX2 --> MUX3
    
    S0[S0] --> MUX1
    S0 --> MUX2
    S1[S1] --> MUX3
    
    MUX3 --> Y[Y Output]

Funktionsweise: S0 wählt zwischen I0/I1 und I2/I3. S1 wählt zwischen den beiden Zwischenresultaten.

  1. Mit Decodierer und Tri-State-Puffern

    • 2-zu-4-Decodierer erzeugt Aktivierungssignale für Tri-State-Puffer
    • Jeder Eingang ist mit einem eigenen Tri-State-Puffer verbunden
    • Es ist jeweils nur ein Puffer aktiviert

  2. Integrierte Schaltungen

    • Verfügbar in der 74xx-Serie (z. B. 74153, 74HC153)
    • Häufig als doppelter 4-zu-1-Multiplexer in einem Gehäuse erhältlich

Anwendungen

  1. Datenauswahl und -führung

    • Auswahl zwischen mehreren Datenquellen
    • Datenführung in busorientierten Systemen
    • Kanalauswahl in Kommunikationssystemen

  2. Speicheradressierung

    • Adressmultiplexen in Speichersystemen
    • Datenpfadauswahl bei Speicherzugriffen

  3. Datenpfadsteuerung

    • ALU-Eingangsauswahl in Mikroprozessoren
    • Zugriff auf das Registerfile in CPUs

  4. Digitale Kommunikation

    • Zeitmultiplexen
    • Kanalauswahl in Kommunikationsschnittstellen

  5. Test und Messung

    • Signalauswahl in automatisierten Testgeräten
    • Sondenauswahl in Datenerfassungssystemen

  6. Funktionsgenerierung

    • Implementierung beliebiger boolescher Funktionen
    • Lookup-Tabellen-Implementierungen

  7. Steuerungssysteme

    • Modusauswahl in Zustandsmaschinen
    • Auswahl von Rückkopplungspfaden in Regelkreisen

Einschränkungen

  1. Datenpfadbeschränkung

    • Begrenzt auf 4 Eingangsquellen
    • Mehrere Einheiten erforderlich für breiteres Multiplexen

  2. Abhängigkeiten der Auswahlleitungen

    • Die Auswahlleitungen müssen stabil sein, bevor ein gültiger Ausgang verfügbar ist
    • Während Übergängen der Auswahlleitungen können Glitches auftreten

  3. Laufzeitverzögerung

    • Die Signalverzögerung durch den Multiplexer kann das Timing in Hochgeschwindigkeitssystemen beeinflussen
    • Die Verzögerung steigt geringfügig mit der Anzahl der Eingänge

  4. Fan-Out-Beschränkungen

    • Der Ausgang kann bei hohen Fan-Out-Anwendungen Pufferung erfordern
    • Signalverschlechterung bei langen Übertragungsleitungen

  5. Stromverbrauch

    • Steigt mit der Schaltfrequenz
    • In bestimmten Implementierungen verbrauchen alle Eingangspfade Strom, auch wenn sie nicht ausgewählt sind

Schaltungsimplementierungs-Detail

Boolescher Ausdruck

Der 4-zu-1-Multiplexer kann durch den folgenden booleschen Ausdruck beschrieben werden:

Y = (I0 · !S1 · !S0) + (I1 · !S1 · S0) + (I2 · S1 · !S0) + (I3 · S1 · S0)

Wobei:

  • I0, I1, I2, I3 die Dateneingänge sind
  • S1, S0 die Auswahleingänge sind
  • Y der Ausgang ist
  • "·" das logische UND bezeichnet
  • "+" das logische ODER bezeichnet
  • "!" das logische NICHT bezeichnet

Implementierungsanalyse

In der Implementierung auf Gatterebene wird jeder Eingang durch eine eindeutige Kombination der Auswahlleitungen aktiviert:

  • I0 wird ausgewählt, wenn S1=0 und S0=0
  • I1 wird ausgewählt, wenn S1=0 und S0=1
  • I2 wird ausgewählt, wenn S1=1 und S0=0
  • I3 wird ausgewählt, wenn S1=1 und S0=1

Verwandte Komponenten

  • 2-zu-1-Multiplexer: Einfachere Variante mit einer Auswahlleitung und zwei Eingängen
  • 8-zu-1-Multiplexer: Erweiterte Variante mit drei Auswahlleitungen und acht Eingängen
  • 16-zu-1-Multiplexer: Größere Variante mit vier Auswahlleitungen und sechzehn Eingängen
  • Demultiplexer: Führt die inverse Operation aus und leitet einen Eingang zu einem von mehreren Ausgängen
  • Decodierer: Wandelt Binärwerte in One-Hot-Signale um, häufig zusammen mit Multiplexern eingesetzt
  • Codierer: Führt die inverse Operation eines Decodierers aus, wandelt One-Hot-Signale in Binär um
  • Tri-State-Puffer: Wird in einigen Multiplexerimplementierungen genutzt, um Eingänge mit einem gemeinsamen Bus zu verbinden
  • Transmissionsgatter: Alternative Implementierungsmethode für Multiplexer in CMOS-Technologie

school Lernpfad

arrow_back Voraussetzungen

Multiplexer (2-to-1) icon Multiplexer (2-to-1)

arrow_forward Nächste Schritte

Multiplexer (8-to-1) icon Multiplexer (8-to-1) ALU (4-bit) icon ALU (4-bit)

help_outline Häufig gestellte Fragen

Wie funktioniert ein 4-zu-1-MUX?

Mit 2 Auswahlleitungen (S1,S0) wählt er unter 4 Eingaben: 00 wählt I0, 01 wählt I1, 10 wählt I2, 11 wählt I3. Jede Auswahlkombination leitet einen Eingang zum Ausgang.

Kann ich Logikfunktionen mit MUXen implementieren?

Ja! Jede n-Variable-Funktion kann mit einem 2^n-zu-1-MUX implementiert werden. Verbinden Sie die Funktionsausgaben mit den Dateneingaben und die Variablen mit den Auswahlleitungen.

play_arrow Live-Schaltung ausführen

Weitere Komponenten ansehen

Multiplexer (2-to-1)
Multiplexer (2-to-1) Multiplexers/Demultiplexers
Multiplexer (8-to-1)
Multiplexer (8-to-1) Multiplexers/Demultiplexers
Demultiplexer (1-to-2)
Demultiplexer (1-to-2) Multiplexers/Demultiplexers
Input Switch
Input Switch Input/Output
Clock
Clock Input/Output
Constant
Constant Input/Output
list Alle Komponenten