1-zu-4-Demultiplexer

Übersicht

• Zweck: Der 1-zu-4-Demultiplexer (DEMUX) ist eine Digitalschaltung, die ein einzelnes Eingangssignal anhand der Werte zweier Auswahlleitungen zu einer von vier möglichen Ausgangsleitungen leitet. Er fungiert als Datenverteiler, der Eingangsdaten an ein ausgewähltes Ziel führt.
• Symbol: Der 1-zu-4-Demultiplexer wird als rechteckiger Block mit einem Dateneingang (D), zwei Auswahleingängen (S1, S0) und vier Datenausgängen (Y0–Y3) dargestellt.
• Rolle in DigiSim.io: Dient als grundlegende Datenverteilkomponente in Digitalschaltungen, ermöglicht eine selektive Signalführung zu mehreren Zielen und bildet die Grundlage für Adressdecodierung und Datenverteilnetzwerke.

Funktionsbeschreibung

Logikverhalten

Der 1-zu-4-Demultiplexer leitet seinen einzelnen Eingang anhand des Binärwerts der Auswahleingänge zu einem von vier Ausgängen. Die Auswahleingänge wirken als 2-Bit-Binärzahl, die bestimmt, welcher Ausgang den Eingangswert erhält. Alle anderen Ausgänge bleiben auf Logik 0.

Wahrheitstabelle:

S1	S0	Y0	Y1	Y2	Y3	Aktiver Ausgang
0	0	D	0	0	0	Ausgang 0
0	1	0	D	0	0	Ausgang 1
1	0	0	0	D	0	Ausgang 2
1	1	0	0	0	D	Ausgang 3

Hinweis: D ist der Wert des Dateneingangs; jeweils nur ein Ausgang ist aktiv.

Eingänge und Ausgänge

• Eingänge:

  • D: 1-Bit-Dateneingang, der zum ausgewählten Ausgang geleitet wird.
  • S1, S0: Zwei 1-Bit-Auswahleingänge, die bestimmen, welcher Ausgang die Eingangsdaten erhält.
  • Manche Implementierungen können einen zusätzlichen Aktivierungseingang (EN) enthalten, der alle Ausgänge deaktivieren kann.

• Ausgänge:

  • Y0, Y1, Y2, Y3: Vier 1-Bit-Datenausgänge, von denen jeweils nur einer aktiv ist (entspricht D).

Konfigurierbare Parameter

• Ausgangstyp: Ob die inaktiven Ausgänge LOW oder hochohmig sind.
• Aktivierungssteuerung: Manche Implementierungen enthalten einen Aktivierungseingang, der alle Ausgänge deaktivieren kann.
• Aktiver Pegel: Ob der Demultiplexer mit aktiv-high- oder aktiv-low-Logik arbeitet.
• Laufzeitverzögerung: Die Zeit, die die Ausgänge benötigen, um nach einer Änderung der Auswahleingänge zu wechseln.

Visuelle Darstellung in DigiSim.io

Der 1-zu-4-Demultiplexer wird als rechteckiger Block mit beschrifteten Eingängen auf der linken Seite (D, S1, S0) und Ausgängen (Y0, Y1, Y2, Y3) auf der rechten Seite dargestellt. In einer Schaltung zeigt die Komponente durch Farbänderungen auf den Verbindungsleitungen visuell den aktiven Datenpfad an, also welcher Ausgang gerade ausgewählt ist, um den Eingangswert zu erhalten.

Pädagogischer Wert

Schlüsselkonzepte

• Signalverteilung: Veranschaulicht, wie digitale Systeme Daten gezielt an mehrere Ziele leiten.
• Binäre Decodierung: Verdeutlicht, wie Binärwerte Signalpfade in Digitalschaltungen steuern.
• Adressdecodierung: Zeigt den grundlegenden Mechanismus, der bei Speicher- und I/O-Adressauswahl verwendet wird.
• Datenführung: Stellt dar, wie eine einzelne Quelle mit einem von mehreren möglichen Zielen verbunden werden kann.
• Kombinatorische Logik: Vertieft das Verständnis, wie Logikgatter Datenleitfunktionen umsetzen.

Lernziele

• Verstehen, wie digitale Systeme Signale auf Basis von Auswahlsteuerungen verteilen.
• Lernen, wie binäre Auswahlwerte bestimmen, welcher Ausgang die Eingangsdaten erhält.
• Die inverse Beziehung zwischen Multiplexern und Demultiplexern erkennen.
• Demultiplexerkonzepte zum Entwurf von Adressdecodierern, Datenverteilnetzen und Steuerungssystemen anwenden.
• Erfassen, wie Demultiplexer begrenzte Steuersignale auf mehrere Endpunkte erweitern.

Anwendungsbeispiele/Szenarien

• Adressdecodierung: Auswahl bestimmter Speicherchips oder I/O-Geräte anhand von Adressbits.
• Datenverteilung: Führung von Daten zu einem von mehreren möglichen Zielen.
• I/O-Port-Erweiterung: Erweiterung eines einzelnen Ausgangsports zur Steuerung mehrerer Geräte.
• Zeitmultiplex-Demultiplexing: Trennung zeitmultiplexierter Signale in einzelne Kanäle.
• Routing von Steuersignalen: Lenkung von Steuersignalen zu bestimmten Subsystemen anhand von Operationscodes.
• Anzeigesysteme: Auswahl einzelner Stellen oder Segmente in multiplexierten Anzeigen.

Technische Hinweise

• Der 1-zu-4-Demultiplexer kann mit elementaren Logikgattern realisiert werden (typischerweise 4 AND-Gatter und 2 Inverter).
• Er kann auch durch Kombination eines 2-zu-4-Decodierers mit AND-Gattern aufgebaut werden, die die Eingangsdaten gattern.
• Die booleschen Ausdrücke für die Ausgänge lauten:
  • Y0 = D · !S1 · !S0
  • Y1 = D · !S1 · S0
  • Y2 = D · S1 · !S0
  • Y3 = D · S1 · S0
• Größere Demultiplexer (1-zu-8, 1-zu-16) können durch Hinzufügen weiterer Auswahleingänge gebildet werden.
• Demultiplexer und Decodierer sind eng verwandt; ein Demultiplexer kann als Decodierer mit Aktivierungseingang betrachtet werden.
• Aktiv-low-Demultiplexer erzeugen am ausgewählten Ausgang einen LOW-Pegel und an allen anderen einen HIGH-Pegel.
• In DigiSim.io simuliert das Verhalten des Demultiplexers reale digitale Bauelemente mit korrekter Behandlung von Auswahlübergängen.

Eigenschaften

• Eingangskonfiguration:
  • Ein Dateneingang (D)
  • Zwei Auswahleingänge (S1, S0) zur Auswahl unter 4 Ausgängen
• Ausgangskonfiguration:
  • Vier Ausgänge (Y0, Y1, Y2, Y3)
  • Jeweils nur ein Ausgang aktiv
• Laufzeitverzögerung:
  • Typischerweise 5–15 ns (technologieabhängig)
  • Verzögerung von Auswahländerung bis Ausgangswechsel
  • Verzögerung von Dateneingangsänderung bis Ausgangswechsel
• Stromverbrauch:
  • Niedrig bis moderat
  • Steigt mit der Schaltfrequenz
• Fan-Out:
  • Jeder Ausgang treibt typischerweise 10–50 Gatter (technologieabhängig)
• Logikpegel:
  • Kompatibel mit gängigen Logikfamilien (TTL, CMOS)
• Schaltungskomplexität:
  • Mittel (erfordert in der einfachen Implementierung 4 AND-Gatter und 2 Inverter)
• Geschwindigkeit:
  • Schneller als größere Demultiplexer (1-zu-8, 1-zu-16)
  • Geeignet für mittelschnelle Anwendungen
• Signalintegrität:
  • Erhält die Signalintegrität an den Ausgängen
  • Keine Signalverschlechterung über den Auswahlpfad

Implementierungsmethoden

1. Mit elementaren Logikgattern
   • Realisiert mit AND-Gattern und Invertern
   • Jeder Ausgang wird mit einer eindeutigen Kombination der Auswahlleitungen verknüpft

graph TB
    DataIn[Data Input D] --> AndGate0[AND Gate]
    DataIn --> AndGate1[AND Gate]
    DataIn --> AndGate2[AND Gate]
    DataIn --> AndGate3[AND Gate]
    
    Select0[S0] --> NotGate0[NOT]
    Select1[S1] --> NotGate1[NOT]
    
    NotGate0 --> AndGate0
    NotGate1 --> AndGate0
    
    Select0 --> AndGate1
    NotGate1 --> AndGate1
    
    NotGate0 --> AndGate2
    Select1 --> AndGate2
    
    Select0 --> AndGate3
    Select1 --> AndGate3
    
    AndGate0 --> OutputY0[Y0 Output]
    AndGate1 --> OutputY1[Y1 Output]
    AndGate2 --> OutputY2[Y2 Output]
    AndGate3 --> OutputY3[Y3 Output]

Auswahllogik:

• Y0: S1=0, S0=0 (beide invertiert)
• Y1: S1=0, S0=1
• Y2: S1=1, S0=0
• Y3: S1=1, S0=1

2. Mit einem Decodierer und Eingangsgattern
   • 2-zu-4-Decodierer erzeugt Auswahlsignale
   • Jeder Decodiererausgang wird mit dem Dateneingang UND-verknüpft

graph LR
    S0[S0] --> DEC[2-to-4 Decoder]
    S1[S1] --> DEC
    
    DEC -->|E0| AND0[AND]
    DEC -->|E1| AND1[AND]
    DEC -->|E2| AND2[AND]
    DEC -->|E3| AND3[AND]
    
    D[Data D] --> AND0
    D --> AND1
    D --> AND2
    D --> AND3
    
    AND0 --> Y0[Y0]
    AND1 --> Y1[Y1]
    AND2 --> Y2[Y2]
    AND3 --> Y3[Y3]

Funktionsweise: Der Decodierer wählt anhand von S1:S0 eine Aktivierungsleitung aus; AND-Gatter leiten die Daten an den ausgewählten Ausgang.

3. Mit umgekehrt verwendeten Multiplexern

   • Verbinden des Dateneingangs mit allen Eingängen eines Multiplexers
   • Verwenden der Ausgänge als Aktivierungssignale für Tri-State-Puffer

4. Integrierte Schaltungen

   • Verfügbar in der 74xx-Serie (z. B. 74139, 74HC139)
   • Häufig als doppelter 1-zu-4-Demultiplexer in einem Gehäuse erhältlich

Anwendungen

1. Datenverteilung

   • Führung einer einzelnen Datenquelle zu mehreren Zielen
   • Kanalauswahl in Kommunikationssystemen
   • Zeitmultiplex-Demultiplexing in der Telekommunikation

2. Speichersysteme

   • Adressdecodierung zur Auswahl von Speicherchips
   • Auswahl der Speicherbank in Mehrbanksystemen
   • Registerauswahl in Registerfiles

3. Digitale Steuerungssysteme

   • Verteilung von Steuersignalen
   • Befehlsführung in Mikroprozessorsystemen
   • Modusauswahl in Mehrmodusgeräten

4. I/O-Port-Erweiterung

   • Erweiterung begrenzter I/O-Ports in Mikrocontrollern
   • Seriell-zu-Parallel-Datenwandlung
   • Auswahl von Peripheriegeräten

5. Signalführung

   • Führung von Takt- oder Steuersignalen zu bestimmten Subsystemen
   • Bus-Steuerung in Mehrgerätesystemen
   • Signalverteilung in Testgeräten

6. Decodierer-Erweiterung

   • Aufbau größerer Decodierer (z. B. 3-zu-8, 4-zu-16)
   • Speicheradressdecodierung in größeren Speichersystemen
   • Befehlsdecodierung in komplexen Befehlssätzen

7. Anzeigesysteme

   • Stellenauswahl in multiplexierten Anzeigen
   • Segmentführung in LED-/LCD-Anzeigesystemen
   • Pixeladressierung in kleinen Anzeigematrizen

Einschränkungen

1. Beschränkung der Ausgangsaktivierung

   • Jeweils nur ein Ausgang aktiv
   • Daten können nicht gleichzeitig an mehrere Ausgänge verteilt werden

2. Abhängigkeiten der Auswahlleitungen

   • Die Auswahlleitungen müssen stabil sein, bevor ein gültiger Ausgang verfügbar ist
   • Während Übergängen der Auswahlleitungen können Glitches auftreten

3. Laufzeitverzögerung

   • Die Signalverzögerung durch den Demultiplexer kann das Timing in Hochgeschwindigkeitssystemen beeinflussen
   • Die Verzögerung steigt geringfügig mit der Anzahl der Ausgänge

4. Fan-Out-Beschränkungen

   • Jeder Ausgang besitzt nur begrenzte Treiberkapazität
   • Kann bei hohen Fan-Out-Anwendungen Puffer erfordern

5. Stromverbrauch

   • Steigt mit der Schaltfrequenz
   • Inaktive Ausgänge verbrauchen in einigen Implementierungen weiterhin statisch Strom

Schaltungsimplementierungs-Detail

Boolesche Ausdrücke

Der 1-zu-4-Demultiplexer kann durch die folgenden booleschen Ausdrücke beschrieben werden:

Y0 = D · !S1 · !S0
Y1 = D · !S1 · S0
Y2 = D · S1 · !S0
Y3 = D · S1 · S0

Wobei:

• D der Dateneingang ist
• S1, S0 die Auswahleingänge sind
• Y0, Y1, Y2, Y3 die Ausgänge sind
• "·" das logische UND bezeichnet
• "!" das logische NICHT bezeichnet

Implementierungsanalyse

In der Implementierung auf Gatterebene wird jeder Ausgang durch eine eindeutige Kombination der Auswahlleitungen aktiviert:

• Y0 ist aktiv, wenn S1=0 und S0=0
• Y1 ist aktiv, wenn S1=0 und S0=1
• Y2 ist aktiv, wenn S1=1 und S0=0
• Y3 ist aktiv, wenn S1=1 und S0=1

Verwandte Komponenten

• 1-zu-2-Demultiplexer: Einfachere Variante mit einer Auswahlleitung und zwei Ausgängen
• 1-zu-8-Demultiplexer: Erweiterte Variante mit drei Auswahlleitungen und acht Ausgängen
• 1-zu-16-Demultiplexer: Größere Variante mit vier Auswahlleitungen und sechzehn Ausgängen
• 4-zu-1-Multiplexer: Führt die inverse Operation aus und wählt einen von mehreren Eingängen aus
• 2-zu-4-Decodierer: Ähnliche Komponente, die einen von mehreren Ausgängen anhand eines Binäreingangs aktiviert
• Codierer: Führt die inverse Operation eines Decodierers aus
• Bus-Treiber: Wird häufig zusammen mit Demultiplexern in busorientierten Systemen eingesetzt
• Tri-State-Puffer: Wird in Demultiplexerimplementierungen für Anwendungen mit gemeinsamem Bus verwendet