Interactive Circuit

Demultiplexer

Übersicht

Zweck: Der Demultiplexer (DEMUX) ist eine Digitalkomponente, die ein einzelnes Eingangssignal anhand eines Auswahleingangs zu einem von zwei möglichen Ausgängen leitet. Er fungiert als Datenverteiler, der Informationen von einer Quelle zu einem von zwei Zielen führt.
Symbol: Der Demultiplexer wird als rechteckiger Block mit einem einzelnen Dateneingang, einem Auswahleingang und zwei Ausgangsleitungen dargestellt.
Rolle in DigiSim.io: Dient als grundlegende 1-zu-2-Datenverteilkomponente in Digitalschaltungen und ermöglicht Signalführung, Adressdecodierung und die Implementierung komplexer digitaler Systeme.

Demultiplexer Komponente

Funktionsbeschreibung

Logikverhalten

Der Demultiplexer leitet das Eingangssignal anhand des Werts des Auswahleingangs zu einem von zwei Ausgängen. Bei Sel=0 wird der Dateneingang zu Y0 geleitet, während Y1 auf 0 gehalten wird. Bei Sel=1 wird der Dateneingang zu Y1 geleitet, während Y0 auf 0 gehalten wird.

Wahrheitstabelle (1-zu-2-Demultiplexer):

Data	Sel	Y0	Y1
0	0	0	0
0	1	0	0
1	0	1	0
1	1	0	1

Hinweis: Wenn Data 0 ist, sind beide Ausgänge unabhängig vom Auswahleingang 0.

Eingänge und Ausgänge

Eingänge (2 insgesamt):
- Data: 1-Bit-Dateneingang, der zu einem der beiden Ausgänge geleitet wird.
- Sel: 1-Bit-Auswahleingang, der bestimmt, welcher Ausgang das Datensignal erhält.
Ausgänge (2 insgesamt):
- Y0: Ausgang, der den Data-Eingang erhält, wenn Sel=0.
- Y1: Ausgang, der den Data-Eingang erhält, wenn Sel=1.

Konfigurierbare Parameter

Laufzeitverzögerung: Die Zeit, die die Ausgänge benötigen, um nach einer Auswahl- oder Eingangsänderung zu wechseln.

Visuelle Darstellung in DigiSim.io

Der Demultiplexer wird als rechteckiger Block mit einem einzelnen Dateneingang auf einer Seite (typischerweise links), einem Auswahleingang üblicherweise unten und zwei Ausgängen (Y0, Y1) auf der gegenüberliegenden Seite dargestellt. In einer Schaltung zeigt die Komponente durch Farbänderungen auf den Verbindungsleitungen den aktiven Ausgangspfad visuell an.

Pädagogischer Wert

Schlüsselkonzepte

Datenverteilung: Veranschaulicht, wie ein einzelnes Signal zu unterschiedlichen Zielen geleitet werden kann.
Binäre Decodierung: Zeigt, wie Binärwerte zur Auswahl bestimmter Ausgänge decodiert werden.
Digitales Schalten: Demonstriert, wie digitale Systeme Signale dynamisch umlenken.
Eins-zu-Viele-Operationen: Führt das Konzept ein, ein Signal an mehrere mögliche Empfänger zu verteilen.

Lernziele

Verstehen, wie Demultiplexer den Datenfluss von einer Quelle zu mehreren Zielen lenken.
Den Zusammenhang zwischen binären Auswahlcodes und aktiven Ausgängen erlernen.
Erkennen, wie Demultiplexer für die Adressdecodierung in Speichersystemen genutzt werden können.
Demultiplexer beim Entwurf von Datenverteilsystemen einsetzen.
Die komplementäre Beziehung zwischen Multiplexern und Demultiplexern erfassen.

Anwendungsbeispiele/Szenarien

Adressdecodierung: Auswahl bestimmter Speicherchips oder Peripheriegeräte anhand von Adresswerten.
Datenverteilung: Führung von Daten von einer einzelnen Quelle zu mehreren Zielgeräten.
Seriell-zu-Parallel-Wandlung: Verteilung der Bits eines seriellen Datenstroms an parallele Ausgänge.
Routing von Steuersignalen: Lenkung von Steuersignalen zu bestimmten Komponenten in einem größeren System.
Anzeigesysteme: Auswahl einzelner Segmente oder Stellen in mehrelementigen Anzeigen.

Technische Hinweise

Es besteht eine Beziehung zwischen der Anzahl der Auswahlleitungen (S) und der Anzahl der Ausgänge (Y): 2^S = Y. Der DigiSim.io-1-zu-2-Demultiplexer verwendet 1 Auswahlleitung (2^1 = 2 Ausgänge).
Demultiplexer werden häufig in Verbindung mit Multiplexern eingesetzt, um vollständige Datenleitsysteme zu schaffen.
Ein Demultiplexer kann als Decodierer mit einem Aktivierungseingang verstanden werden, der als Dateneingang dient.
Bei aktiv-low-Systemen sind die inaktiven Ausgänge HIGH statt LOW, und nur der ausgewählte Ausgang ist LOW, wenn der Eingang LOW ist.

Eigenschaften

Kanalanzahl: Beschrieben als 1:N (z. B. 1:2, 1:4, 1:8, 1:16)
Auswahlleitungen: log₂(N) Auswahleingänge zur Auswahl unter N Ausgängen
Laufzeitverzögerung: Zeitdifferenz zwischen Eingangsänderung und stabilem Ausgang
Fan-Out: Anzahl der Logikgatter, die jeder Ausgang treiben kann
Stromverbrauch: Steigt typischerweise mit der Kanalanzahl
Aktivierungssteuerung: Manche Demultiplexer enthalten einen Aktivierungseingang
Datenbreite: Kann 1-Bit oder mehrbittig sein (Bus-Demultiplexer)
Glitch-Immunität: Eigenschaft, transiente Fehlausgaben während Übergängen zu vermeiden

Arten von Demultiplexern

Binäre Demultiplexer
- 1:2 (1 Auswahlleitung)
- 1:4 (2 Auswahlleitungen)
- 1:8 (3 Auswahlleitungen)
- 1:16 (4 Auswahlleitungen)
Bus-Demultiplexer
- Verarbeiten mehrere Bits parallel
- Übliche Breiten: 4-Bit, 8-Bit, 16-Bit, 32-Bit
Aktiv-Low-Demultiplexer
- Ausgang ist aktiv, wenn LOW
- Verbreitet in bestimmten Logikfamilien
Aktiv-High-Demultiplexer
- Ausgang ist aktiv, wenn HIGH
- Standardverhalten in den meisten digitalen Systemen
Baum-Demultiplexer
- Aufgebaut durch Kaskadierung kleinerer Demultiplexer
- Werden für großmaßstäbliche Implementierungen verwendet

Anwendungen

Datenverteilung
- Verteilung von Signalen an mehrere Ziele
- Auswahl von Speicherbänken
- Auswahl von I/O-Ports
Adressdecodierung
- Speicheradressdecodierung
- Auswahl von Peripheriegeräten
- Erzeugung von Chip-Select-Signalen
Kommunikationssysteme
- Zeitmultiplex-Demultiplexing
- Kanaltrennung
- Verteilung von Datenströmen
Steuerungssysteme
- Verteilung von Betriebsmodi
- Routing von Steuersignalen
- Implementierung von Zustandsmaschinen
Datenspeicherung
- Steuerung des Speicher-Schreibfreigabesignals
- Auswahl von Speicherbänken
- Adressierung des Registerfiles
Anzeigesysteme
- Segmentauswahl in Anzeigen
- Matrixadressierung
- Pixelauswahl

Implementierung

Demultiplexer können implementiert werden mit:

Elementaren Logikgattern
- AND-Gattern in Decodierstruktur
- Kombination aus Decodierer und AND-Gattern
Integrierten Schaltungen
- 74xx-Serie:
  - 74139: Doppelter 1:4-Demultiplexer
  - 74138: 1:8-Demultiplexer
  - 74154: 1:16-Demultiplexer
Auf Transistorebene
- CMOS-Transistornetzwerke
- Pass-Transistoren
- Tri-State-Puffer
HDL-Entwürfe (Verilog/VHDL)
- Case-Anweisungen
- Bedingte Zuweisungen
- Parametrisierte Designs

Schaltungsimplementierung (1:2-DEMUX)

Ein einfacher 1-zu-2-Demultiplexer kann mit elementaren Logikgattern realisiert werden:

graph TB
    Data[Data] --> AndGate0[AND Gate]
    Data --> AndGate1[AND Gate]

    Sel[Sel] --> NotGate[NOT Gate]
    Sel --> AndGate1
    NotGate --> AndGate0

    AndGate0 --> OutputY0[Y0]
    AndGate1 --> OutputY1[Y1]

Boolesche Gleichungen (1:2-DEMUX)

Für den 1-zu-2-Demultiplexer mit Dateneingang D, Ausgängen Y0 und Y1 sowie Auswahleingang S:

Y0 = D • S̅
Y1 = D • S

Wobei • das logische UND und ̅ das logische NICHT bezeichnet

Demultiplexer (1-to-2)

Demultiplexer

Übersicht