デマルチプレクサ
概要
- 目的: デマルチプレクサ（DEMUX）は、セレクト入力に基づいて単一の入力信号を2つの可能な出力の1つにルーティングするデジタルコンポーネントです。データディストリビュータとして機能し、1つのソースから2つの宛先のいずれかに情報を転送します。
- 記号: デマルチプレクサは、単一のデータ入力、セレクト入力、および2つの出力ラインを持つ長方形のブロックとして表されます。
- DigiSim.ioでの役割: デジタル回路における基本的な1対2データ分配コンポーネントとして機能し、信号ルーティング、アドレスデコーディング、および複雑なデジタルシステムの実装を可能にします。
機能説明
論理動作
デマルチプレクサは、セレクト入力の値に基づいて入力信号を2つの出力の1つに転送します。Sel=0の場合、Data入力はY0にルーティングされ、Y1は0に保持されます。Sel=1の場合、Data入力はY1にルーティングされ、Y0は0に保持されます。
真理値表（1対2デマルチプレクサ）:
| Data | Sel | Y0 | Y1 |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
注: Dataが0の場合、セレクト入力に関係なく両方の出力は0です。
入力と出力
入力（合計2つ）:
- Data: 2つの出力の1つに転送される1ビットデータ入力。
- Sel: どの出力がデータ信号を受け取るかを決定する1ビットセレクト入力。
出力（合計2つ）:
- Y0: Sel=0のときにData入力を受け取る出力。
- Y1: Sel=1のときにData入力を受け取る出力。
設定可能なパラメータ
- 伝搬遅延: セレクトまたは入力の変更後に出力が変化するまでの時間。
DigiSim.ioでの視覚的表現
デマルチプレクサは、片側（通常は左側）に単一のデータ入力、通常は下部にセレクト入力、反対側に2つの出力（Y0、Y1）を持つ長方形のブロックとして表示されます。回路に接続すると、接続ワイヤの色の変化によってアクティブな出力パスを視覚的に示します。
教育的価値
主要概念
- データ分配: 単一の信号が異なる宛先にルーティングできる方法を実演します。
- バイナリデコーディング: バイナリ値が特定の出力を選択するためにどのようにデコードされるかを説明します。
- デジタルスイッチング: デジタルシステムが信号を動的にリダイレクトする方法を示します。
- 1対多の操作: 信号を複数の潜在的な受信者に分配する概念を紹介します。
学習目標
- デマルチプレクサが1つのソースから複数の宛先へデータフローをどのように転送するかを理解する。
- バイナリセレクトコードとアクティブ出力の関係を学ぶ。
- デマルチプレクサがメモリシステムでアドレスデコーディングにどのように使用できるかを認識する。
- データ分配システムの設計にデマルチプレクサを適用する。
- マルチプレクサとデマルチプレクサの相補的関係を理解する。
使用例/シナリオ
- アドレスデコーディング: アドレス値に基づいて特定のメモリチップまたは周辺機器を選択する。
- データ分配: 単一のソースから複数の宛先デバイスにデータをルーティングする。
- シリアル-パラレル変換: シリアルストリームからパラレル出力にビットを分配する。
- 制御信号ルーティング: より大きなシステムの特定のコンポーネントに制御信号を転送する。
- ディスプレイシステム: マルチエレメントディスプレイで個々のセグメントまたはディジットを選択する。
技術ノート
- セレクトライン数（S）と出力数（Y）には次の関係があります: 2^S = Y。DigiSim.ioの1対2デマルチプレクサは1本のセレクトラインを使用します（2^1 = 2出力）。
- デマルチプレクサは完全なデータルーティングシステムを構築するために、マルチプレクサと組み合わせて使用されることが多くあります。
- デマルチプレクサは、データ入力として機能するイネーブル入力を持つデコーダと考えることができます。
- アクティブローシステムでは、非アクティブ出力はLOWではなくHIGHになる場合があり、入力がLOWのときに選択された出力のみがLOWになります。
特性
- チャネル数: 1:N（例: 1:2、1:4、1:8、1:16）で記述
- セレクトライン: N個の出力から選択するためのlog₂(N)本のセレクト入力
- 伝搬遅延: 入力変化から安定した出力までの時間
- ファンアウト: 各出力から駆動できるロジックゲートの数
- 消費電力: 通常、チャネル数とともに増加
- イネーブル制御: 一部のデマルチプレクサはイネーブル入力を含む
- データ幅: 1ビットまたはマルチビット（バスデマルチプレクサ）
- グリッチ耐性: 遷移中の一時的な不正出力を回避する品質
デマルチプレクサの種類
バイナリデマルチプレクサ
- 1:2（1本のセレクトライン）
- 1:4（2本のセレクトライン）
- 1:8（3本のセレクトライン）
- 1:16（4本のセレクトライン）
バスデマルチプレクサ
- 複数ビットをパラレルで処理
- 一般的な幅: 4ビット、8ビット、16ビット、32ビット
アクティブローデマルチプレクサ
- 出力はローのときにアクティブ
- 特定のロジックファミリで一般的
アクティブハイデマルチプレクサ
- 出力はハイのときにアクティブ
- ほとんどのデジタルシステムでの標準動作
ツリーデマルチプレクサ
- より小さなデマルチプレクサをカスケード接続して構成
- 大規模実装に使用
アプリケーション
データ分配
- 複数の宛先への信号の分配
- メモリバンク選択
- I/Oポート選択
アドレスデコーディング
- メモリアドレスデコーディング
- 周辺デバイス選択
- チップセレクト生成
通信システム
- 時分割デマルチプレクシング
- チャネル分離
- データストリーム分配
制御システム
- 動作モード分配
- 制御信号ルーティング
- ステートマシンの実装
データストレージ
- メモリ書き込みイネーブル制御
- ストレージバンク選択
- レジスタファイルアドレッシング
ディスプレイシステム
- ディスプレイでのセグメント選択
- マトリックスアドレッシング
- ピクセル選択
実装
デマルチプレクサは以下を使用して実装できます:
基本ロジックゲート
- デコーダ構造のANDゲート
- デコーダとANDゲートの組み合わせ
集積回路
- 74xxシリーズ:
- 74139: デュアル1:4デマルチプレクサ
- 74138: 1:8デマルチプレクサ
- 74154: 1:16デマルチプレクサ
- 74xxシリーズ:
トランジスタレベル
- CMOSトランジスタネットワーク
- パストランジスタ
- トライステートバッファ
HDL設計（Verilog/VHDL）
- case文
- 条件付き代入
- パラメータ化設計
回路実装（1:2 DEMUX）
基本的な1対2デマルチプレクサは、基本ロジックゲートを使用して実装できます:
graph TB
Data[Data] --> AndGate0[AND Gate]
Data --> AndGate1[AND Gate]
Sel[Sel] --> NotGate[NOT Gate]
Sel --> AndGate1
NotGate --> AndGate0
AndGate0 --> OutputY0[Y0]
AndGate1 --> OutputY1[Y1]
ブール式（1:2 DEMUX）
データ入力D、出力Y0およびY1、セレクト入力Sを持つ1対2デマルチプレクサの場合:
- Y0 = D • S̅
- Y1 = D • S
ここで • は論理ANDを表し、̅ は論理NOTを表します
関連コンポーネント
- マルチプレクサ: 逆の操作を実行（N対1ルーティング）
- デコーダ: バイナリコードを複数の出力ラインに変換
- エンコーダ: 複数の入力ラインをバイナリコードに変換
- バストランシーバ: 方向制御付き双方向データ転送
- データディストリビュータ: デマルチプレクサに類似するが異なる制御ロジック
- アドレスデコーダ: メモリアドレッシング用の特殊なデマルチプレクサ
- デジタルスイッチ: 機械式スイッチの電子的等価物
- デマルチプレクサツリー: 大きな出力数のためのカスケードデマルチプレクサ
