Multiplexeur 4 vers 1

Vue d'ensemble

• Objectif : Le multiplexeur 4 vers 1 (MUX) est un circuit numérique qui sélectionne l'un de quatre signaux d'entrée et le transmet à une seule sortie en fonction des valeurs de deux lignes de sélection. Il agit comme un commutateur commandé numériquement qui achemine les données de plusieurs sources vers une destination.
• Symbole : Le multiplexeur 4 vers 1 est représenté par un bloc rectangulaire avec quatre entrées de données (I0-I3), deux entrées de sélection (S1, S0) et une sortie de données (Y).
• Rôle dans DigiSim.io : Sert de composant fondamental de routage de données dans les circuits numériques, permettant la transmission sélective de signaux et constituant la base d'architectures plus complexes de sélection de données.

Description fonctionnelle

Comportement logique

Le multiplexeur 4 vers 1 dirige l'une de ses quatre entrées de données vers la sortie en fonction de la valeur binaire des entrées de sélection. Les entrées de sélection forment un nombre binaire 2 bits qui détermine quelle entrée de données sera connectée à la sortie.

Table de vérité :

S1	S0	Sortie Y	Entrée sélectionnée
0	0	I0	Entrée 0
0	1	I1	Entrée 1
1	0	I2	Entrée 2
1	1	I3	Entrée 3

Entrées et sorties

• Entrées :

  • I0, I1, I2, I3 : quatre entrées de données 1 bit, dont une seule sera sélectionnée.
  • S1, S0 : deux entrées de sélection 1 bit déterminant quelle entrée de données est acheminée vers la sortie.
  • Certaines implémentations peuvent inclure une entrée d'activation supplémentaire (EN) permettant de désactiver le multiplexeur.

• Sorties :

  • Y : sortie de données 1 bit recevant la valeur de l'entrée sélectionnée.

Paramètres configurables

• Type d'entrée : indique si le multiplexeur gère des bits uniques ou des bus multi-bits.
• Type de sortie : indique si la sortie possède une commande standard ou une capacité trois-états.
• Commande d'activation : certaines implémentations incluent une entrée d'enable pouvant déconnecter toutes les entrées de la sortie.
• Délai de propagation : temps nécessaire pour que la sortie reflète un changement sur l'entrée sélectionnée.

Représentation visuelle dans DigiSim.io

Le multiplexeur 4 vers 1 est affiché sous la forme d'un bloc rectangulaire avec des entrées étiquetées sur le côté gauche (I0, I1, I2, I3, S1, S0) et une sortie (Y) sur le côté droit. Une fois connecté dans un circuit, le composant indique visuellement le chemin de données actif par des changements de couleur sur les fils de connexion, montrant quelle entrée est actuellement sélectionnée.

Valeur pédagogique

Concepts clés

• Routage de signaux : démontre comment les systèmes numériques sélectionnent dynamiquement entre plusieurs sources de données.
• Décodage binaire : illustre comment les valeurs binaires commandent les chemins de signaux dans les circuits numériques.
• Logique combinatoire : présente une application pratique des circuits combinatoires à entrées multiples.
• Sélection de données : montre comment les ordinateurs choisissent entre des sources de données alternatives en fonction de signaux de commande.
• Commutation numérique : introduit le concept de commutation électronique sans pièces mécaniques.

Objectifs d'apprentissage

• Comprendre comment les systèmes numériques acheminent les signaux selon des commandes de sélection.
• Apprendre comment les valeurs binaires de sélection déterminent quelle entrée est connectée à la sortie.
• Reconnaître le rôle des multiplexeurs dans la construction de plus grands systèmes de traitement de données.
• Appliquer les concepts de multiplexage à la conception de sélection de données, de systèmes de bus et de générateurs de fonctions logiques.
• Comprendre la différence entre multiplexage au niveau bit et au niveau mot.

Exemples d'utilisation / Scénarios

• Sélection de données : choisir entre plusieurs sources de données dans un CPU ou un système numérique.
• Routage de bus : gérer l'accès à des bus partagés en architecture informatique.
• Génération de fonctions : implémenter des fonctions logiques arbitraires en sélectionnant parmi des résultats précalculés.
• Conversion parallèle vers série : sélectionner séquentiellement les bits d'un mot parallèle pour une transmission série.
• Gestion de périphériques d'entrée : sélectionner entre plusieurs périphériques d'entrée dans un système de commande.
• Multiplexage temporel : partager un canal commun entre plusieurs signaux dans les systèmes de communication.

Notes techniques

• Le multiplexeur 4 vers 1 peut être implémenté à l'aide de portes logiques de base (typiquement 4 portes ET, 2 inverseurs et 1 porte OU).
• Il peut également être construit en mettant en cascade trois multiplexeurs 2 vers 1.
• L'expression booléenne de la sortie est : Y = (I0·!S1·!S0) + (I1·!S1·S0) + (I2·S1·!S0) + (I3·S1·S0).
• Le délai de propagation est une considération importante lors de l'utilisation de multiplexeurs dans des applications haute vitesse.
• De plus grands multiplexeurs (8 vers 1, 16 vers 1) peuvent être construits en combinant plusieurs multiplexeurs 4 vers 1.
• Dans les applications multi-bits, un réseau de multiplexeurs peut être utilisé pour commuter plusieurs bits simultanément.
• Dans DigiSim.io, le comportement du multiplexeur simule des composants numériques réels avec une gestion correcte des transitions de sélection.

Caractéristiques

• Configuration des entrées :
  • Quatre entrées de données (I0, I1, I2, I3)
  • Deux entrées de sélection (S1, S0) pour choisir parmi 4 entrées
• Configuration des sorties :
  • Sortie unique (Y)
• Délai de propagation :
  • Typiquement 5-15 ns (dépendant de la technologie)
  • Délai entre changement de sélection et changement de sortie
  • Délai entre changement d'entrée de données et changement de sortie
• Consommation électrique :
  • Faible à modérée
  • Augmente avec la fréquence de commutation
• Fan-Out :
  • Typiquement 10 à 50 portes (dépendant de la technologie)
• Niveaux logiques :
  • Compatibles avec les familles logiques standard (TTL, CMOS)
• Complexité du circuit :
  • Moyenne (nécessite 4 portes ET, 1 porte OU et 2 inverseurs dans l'implémentation de base)
• Vitesse :
  • Plus rapide que les multiplexeurs plus grands (8 vers 1, 16 vers 1)
  • Adapté aux applications à vitesse moyenne
• Intégrité du signal :
  • Maintient la force du signal
  • Dégradation minimale à travers le chemin de sélection

Méthodes de mise en œuvre

1. Utilisation de portes logiques de base
   • Implémenté à l'aide de portes ET, portes OU et inverseurs
   • Chaque entrée est conditionnée par une combinaison unique des lignes de sélection

graph TB
    Input0[I0] --> AndGate0[AND Gate]
    Input1[I1] --> AndGate1[AND Gate]
    Input2[I2] --> AndGate2[AND Gate]
    Input3[I3] --> AndGate3[AND Gate]
    
    Select0[S0] --> NotGate0[NOT]
    Select1[S1] --> NotGate1[NOT]
    
    NotGate0 --> AndGate0
    NotGate1 --> AndGate0
    
    Select0 --> AndGate1
    NotGate1 --> AndGate1
    
    NotGate0 --> AndGate2
    Select1 --> AndGate2
    
    Select0 --> AndGate3
    Select1 --> AndGate3
    
    AndGate0 --> OrGate[OR Gate]
    AndGate1 --> OrGate
    AndGate2 --> OrGate
    AndGate3 --> OrGate
    
    OrGate --> OutputY[Y Output]

Vérité :

• I0 sélectionnée lorsque S1=0, S0=0 (les deux inversés)
• I1 sélectionnée lorsque S1=0, S0=1
• I2 sélectionnée lorsque S1=1, S0=0
• I3 sélectionnée lorsque S1=1, S0=1 (les deux à 1)

2. Utilisation de multiplexeurs 2 vers 1
   • Construit par mise en cascade de trois multiplexeurs 2 vers 1
   • La sélection S0 commande le premier étage, S1 commande l'étage final

graph LR
    I0[I0] --> MUX1[2:1 MUX]
    I1[I1] --> MUX1
    I2[I2] --> MUX2[2:1 MUX]
    I3[I3] --> MUX2
    
    MUX1 --> MUX3[2:1 MUX]
    MUX2 --> MUX3
    
    S0[S0] --> MUX1
    S0 --> MUX2
    S1[S1] --> MUX3
    
    MUX3 --> Y[Y Output]

Fonctionnement : S0 sélectionne entre I0/I1 et I2/I3. S1 sélectionne entre les deux résultats intermédiaires.

3. Utilisation d'un décodeur et de tampons trois-états

   • Un décodeur 2 vers 4 génère des signaux d'activation pour les tampons trois-états
   • Chaque entrée connectée à son propre tampon trois-états
   • Un seul tampon activé à la fois

4. Circuits intégrés

   • Disponibles dans les familles logiques 74xx (par exemple 74153, 74HC153)
   • Souvent fournis sous forme de doubles multiplexeurs 4 vers 1 dans un seul boîtier

Applications

1. Sélection et routage de données

   • Sélection entre plusieurs sources de données
   • Routage de données dans les systèmes orientés bus
   • Sélection de canaux dans les systèmes de communication

2. Adressage mémoire

   • Multiplexage d'adresses dans les systèmes mémoire
   • Sélection de chemin de données dans les opérations d'accès mémoire

3. Commande de chemin de données

   • Sélection d'entrées d'ALU dans les microprocesseurs
   • Accès aux registres dans les CPU

4. Communication numérique

   • Multiplexage temporel
   • Sélection de canal dans les interfaces de communication

5. Test et mesure

   • Sélection de signaux dans les équipements de test automatisés
   • Sélection de sondes dans les systèmes d'acquisition de données

6. Génération de fonctions

   • Implémentation de fonctions booléennes arbitraires
   • Implémentations par tables de correspondance

7. Systèmes de commande

   • Sélection de mode dans les machines à états
   • Sélection du chemin de retour dans les boucles de commande

Limitations

1. Limitation du chemin de données

   • Limité à 4 sources d'entrée
   • Plusieurs unités nécessaires pour un multiplexage plus large

2. Dépendances de la ligne de sélection

   • Les lignes de sélection doivent être stables avant qu'une sortie valide ne soit disponible
   • Des glitchs peuvent survenir lors des transitions de la ligne de sélection

3. Délai de propagation

   • Le délai du signal à travers le multiplexeur peut affecter le timing dans les systèmes haute vitesse
   • Le délai augmente légèrement avec le nombre d'entrées

4. Limitations de fan-out

   • La sortie peut nécessiter une mise en tampon pour les applications à fort fan-out
   • Dégradation de l'intégrité du signal sur de longues lignes de transmission

5. Consommation électrique

   • Augmente avec la fréquence de commutation
   • Tous les chemins d'entrée consomment un peu de puissance même lorsqu'ils ne sont pas sélectionnés dans certaines implémentations

Détail d'implémentation du circuit

Expression booléenne

Le multiplexeur 4 vers 1 peut être décrit par l'expression booléenne suivante :

Y = (I0 · !S1 · !S0) + (I1 · !S1 · S0) + (I2 · S1 · !S0) + (I3 · S1 · S0)

Où :

• I0, I1, I2, I3 sont les entrées de données
• S1, S0 sont les entrées de sélection
• Y est la sortie
• « · » représente le ET logique
• « + » représente le OU logique
• « ! » représente le NON logique

Analyse de l'implémentation

Dans l'implémentation au niveau des portes, chaque entrée est activée par une combinaison unique des lignes de sélection :

• I0 est sélectionnée lorsque S1=0 et S0=0
• I1 est sélectionnée lorsque S1=0 et S0=1
• I2 est sélectionnée lorsque S1=1 et S0=0
• I3 est sélectionnée lorsque S1=1 et S0=1

Composants associés

• Multiplexeur 2 vers 1 : version plus simple avec une ligne de sélection et deux entrées
• Multiplexeur 8 vers 1 : version étendue avec trois lignes de sélection et huit entrées
• Multiplexeur 16 vers 1 : version plus grande avec quatre lignes de sélection et seize entrées
• Démultiplexeur : effectue l'opération inverse, acheminant une entrée unique vers l'une de plusieurs sorties
• Décodeur : convertit des valeurs binaires en signaux one-hot, souvent utilisé avec des multiplexeurs
• Encodeur : effectue l'inverse d'un décodeur, convertissant des signaux one-hot en binaire
• Tampon trois-états : utilisé dans certaines implémentations de multiplexeur pour connecter les entrées à un bus commun
• Porte de transmission : approche d'implémentation alternative pour les multiplexeurs en technologie CMOS