1対4デマルチプレクサ

概要

• 目的: 1対4デマルチプレクサ（DEMUX）は、2本のセレクションラインの値に基づいて、単一の入力信号を4つの可能な出力ラインの1つにルーティングするデジタル回路です。データディストリビュータとして機能し、入力データを選択された宛先に転送します。
• 記号: 1対4デマルチプレクサは、1つのデータ入力（D）、2つのセレクト入力（S1、S0）、および4つのデータ出力（Y0-Y3）を持つ長方形のブロックとして表されます。
• DigiSim.ioでの役割: デジタル回路における基本的なデータ分配コンポーネントとして機能し、複数の宛先への選択的な信号ルーティングを可能にし、アドレスデコーディングおよびデータ分配ネットワークの基盤を形成します。

機能説明

論理動作

1対4デマルチプレクサは、セレクション入力のバイナリ値に基づいて、単一の入力を4つの出力の1つに転送します。セレクト入力は、どの出力が入力値を受け取るかを決定する2ビットのバイナリ数として機能します。他のすべての出力はロジック0のままです。

真理値表:

S1	S0	Y0	Y1	Y2	Y3	Active Output
0	0	D	0	0	0	Output 0
0	1	0	D	0	0	Output 1
1	0	0	0	D	0	Output 2
1	1	0	0	0	D	Output 3

注: Dはデータ入力値で、一度にアクティブな出力は1つだけです。

入力と出力

• 入力:

  • D: 選択された出力にルーティングされる1ビットデータ入力。
  • S1, S0: どの出力が入力データを受け取るかを決定する2つの1ビットセレクト入力。
  • 一部の実装では、すべての出力を無効にできる追加のイネーブル入力（EN）を含む場合があります。

• 出力:

  • Y0, Y1, Y2, Y3: 4つの1ビットデータ出力。一度にアクティブ（Dに等しい）になるのは1つだけです。

設定可能なパラメータ

• 出力タイプ: 非アクティブ出力がLOWかハイインピーダンスか。
• イネーブル制御: 一部の実装では、すべての出力を無効にできるイネーブル入力を含みます。
• アクティブレベル: デマルチプレクサがアクティブハイまたはアクティブローロジックで動作するかどうか。
• 伝搬遅延: セレクト入力の変更後に出力が変化するまでの時間。

DigiSim.ioでの視覚的表現

1対4デマルチプレクサは、左側にラベル付き入力（D、S1、S0）、右側に出力（Y0、Y1、Y2、Y3）を持つ長方形のブロックとして表示されます。回路に接続すると、接続ワイヤの色の変化によってアクティブなデータパスを視覚的に示し、現在どの出力が入力値を受け取るように選択されているかを表示します。

教育的価値

主要概念

• 信号分配: デジタルシステムが複数の宛先にデータを選択的にルーティングする方法を実演します。
• バイナリデコーディング: デジタル回路でバイナリ値が信号パスをどのように制御するかを説明します。
• アドレスデコーディング: メモリおよびI/Oアドレス選択に使用される基本的なメカニズムを示します。
• データルーティング: 単一のソースが複数の可能な宛先の1つにどのように接続できるかを提示します。
• 組み合わせ論理: ロジックゲートがデータルーティング機能をどのように実装するかの理解を強化します。

学習目標

• デジタルシステムが選択制御に基づいて信号をどのように分配するかを理解する。
• バイナリセレクト値がどの出力に入力データを受け取るかをどのように決定するかを学ぶ。
• マルチプレクサとデマルチプレクサの逆の関係を認識する。
• アドレスデコーダ、データ分配ネットワーク、および制御システムの設計にデマルチプレクサの概念を適用する。
• デマルチプレクサが限られた制御信号を複数のエンドポイントにどのように拡張するかを理解する。

使用例/シナリオ

• アドレスデコーディング: アドレスビットに基づいて特定のメモリチップまたはI/Oデバイスを選択する。
• データ分配: 複数の可能な宛先の1つにデータをルーティングする。
• I/Oポート拡張: 単一の出力ポートを拡張して複数のデバイスを制御する。
• 時分割デマルチプレクシング: 時間多重化された信号を個々のチャネルに分離する。
• 制御信号ルーティング: オペレーションコードに基づいて特定のサブシステムに制御信号を転送する。
• ディスプレイシステム: マルチプレクスされたディスプレイで個々のディジットまたはセグメントを選択する。

技術ノート

• 1対4デマルチプレクサは、基本ロジックゲート（通常4つのANDゲートと2つのインバータ）を使用して実装できます。
• 2対4デコーダとANDゲートを組み合わせて入力データをゲーティングすることでも構成できます。
• 出力のブール式は以下の通りです:
  • Y0 = D · !S1 · !S0
  • Y1 = D · !S1 · S0
  • Y2 = D · S1 · !S0
  • Y3 = D · S1 · S0
• セレクト入力を追加することで、より大きなデマルチプレクサ（1対8、1対16）を構築できます。
• デマルチプレクサとデコーダは密接に関連しています。デマルチプレクサはイネーブル入力を持つデコーダと見なすことができます。
• アクティブローデマルチプレクサは、選択されたラインにLOW出力を生成し、他のすべてにHIGHを生成します。
• DigiSim.ioでは、デマルチプレクサの動作は、セレクト遷移の適切な処理を含む実世界のデジタルコンポーネントをシミュレートします。

特性

• 入力構成:
  • 1つのデータ入力（D）
  • 2つのセレクト入力（S1、S0）で4つの出力から選択
• 出力構成:
  • 4つの出力（Y0、Y1、Y2、Y3）
  • 一度にアクティブな出力は1つだけ
• 伝搬遅延:
  • 通常5-15ns（技術依存）
  • セレクト変更から出力変更までの遅延
  • データ入力変更から出力変更までの遅延
• 消費電力:
  • 低から中程度
  • スイッチング周波数とともに増加
• ファンアウト:
  • 各出力は通常10-50ゲートを駆動（技術依存）
• ロジックレベル:
  • 標準ロジックファミリ（TTL、CMOS）と互換
• 回路の複雑さ:
  • 中程度（基本実装で4つのANDゲートと2つのインバータが必要）
• 速度:
  • より大きなデマルチプレクサ（1対8、1対16）より高速
  • 中速アプリケーションに適している
• 信号完全性:
  • 出力での信号完全性を維持
  • 選択パスを通じて信号劣化なし

実装方法

1. 基本ロジックゲートの使用
   • ANDゲートとインバータを使用して実装
   • 各出力はセレクトラインの一意の組み合わせでゲーティング

graph TB
    DataIn[Data Input D] --> AndGate0[AND Gate]
    DataIn --> AndGate1[AND Gate]
    DataIn --> AndGate2[AND Gate]
    DataIn --> AndGate3[AND Gate]
    
    Select0[S0] --> NotGate0[NOT]
    Select1[S1] --> NotGate1[NOT]
    
    NotGate0 --> AndGate0
    NotGate1 --> AndGate0
    
    Select0 --> AndGate1
    NotGate1 --> AndGate1
    
    NotGate0 --> AndGate2
    Select1 --> AndGate2
    
    Select0 --> AndGate3
    Select1 --> AndGate3
    
    AndGate0 --> OutputY0[Y0 Output]
    AndGate1 --> OutputY1[Y1 Output]
    AndGate2 --> OutputY2[Y2 Output]
    AndGate3 --> OutputY3[Y3 Output]

選択ロジック:

• Y0: S1=0, S0=0（両方反転）
• Y1: S1=0, S0=1
• Y2: S1=1, S0=0
• Y3: S1=1, S0=1

2. 入力ゲーティング付きデコーダの使用
   • 2対4デコーダが選択信号を生成
   • 各デコーダ出力がデータ入力とANDされる

graph LR
    S0[S0] --> DEC[2-to-4 Decoder]
    S1[S1] --> DEC
    
    DEC -->|E0| AND0[AND]
    DEC -->|E1| AND1[AND]
    DEC -->|E2| AND2[AND]
    DEC -->|E3| AND3[AND]
    
    D[Data D] --> AND0
    D --> AND1
    D --> AND2
    D --> AND3
    
    AND0 --> Y0[Y0]
    AND1 --> Y1[Y1]
    AND2 --> Y2[Y2]
    AND3 --> Y3[Y3]

動作: デコーダがS1:S0に基づいて1つのイネーブルラインを選択し、ANDゲートがデータを選択された出力にルーティングします。

3. マルチプレクサの逆使用

   • マルチプレクサのすべての入力にデータ入力を接続
   • 出力をトライステートバッファのイネーブル信号として使用

4. 集積回路

   • 74xxシリーズロジックファミリで利用可能（例: 74139、74HC139）
   • 単一パッケージにデュアル1対4デマルチプレクサとして提供されることが多い

アプリケーション

1. データ分配

   • 単一のデータソースを複数の宛先にルーティング
   • 通信システムでのチャネル選択
   • テレコミュニケーションでの時分割デマルチプレクシング

2. メモリシステム

   • メモリチップ選択のアドレスデコーディング
   • マルチバンクシステムでのメモリバンク選択
   • レジスタファイルでのレジスタ選択

3. デジタル制御システム

   • 制御信号の分配
   • マイクロプロセッサシステムでのコマンドルーティング
   • マルチモードデバイスでのモード選択

4. I/Oポート拡張

   • マイクロコントローラの限られたI/Oポートの拡張
   • シリアル-パラレルデータ変換
   • 周辺デバイス選択

5. 信号ルーティング

   • 特定のサブシステムへのクロックまたは制御信号のルーティング
   • マルチデバイスシステムでのバス制御
   • テスト機器での信号分配

6. デコーダ拡張

   • より大きなデコーダの作成（例: 3対8、4対16）
   • より大きなメモリシステムでのメモリアドレスデコーディング
   • 複雑な命令セットでのコマンドデコーディング

7. ディスプレイシステム

   • マルチプレクスされたディスプレイでのディジット選択
   • LED/LCDディスプレイシステムでのセグメントルーティング
   • 小型ディスプレイマトリックスでのピクセルアドレッシング

制限事項

1. 出力アクティベーションの制限

   • 一度にアクティブな出力は1つだけ
   • 複数の出力に同時にデータを分配できない

2. セレクトラインの依存関係

   • 有効な出力が利用可能になる前にセレクトラインが安定している必要がある
   • セレクトラインの遷移中にグリッチが発生する可能性がある

3. 伝搬遅延

   • デマルチプレクサを通じた信号遅延が高速システムのタイミングに影響する可能性がある
   • 出力数とともに遅延がわずかに増加

4. ファンアウトの制限

   • 各出力は限られた駆動能力を持つ
   • 高ファンアウトアプリケーションではバッファが必要な場合がある

5. 消費電力

   • スイッチング周波数とともに増加
   • 一部の実装では、アイドル出力も静的電力を消費

回路実装の詳細

ブール式

1対4デマルチプレクサは、以下のブール式で記述できます:

Y0 = D · !S1 · !S0
Y1 = D · !S1 · S0
Y2 = D · S1 · !S0
Y3 = D · S1 · S0

ここで:

• Dはデータ入力
• S1、S0はセレクト入力
• Y0、Y1、Y2、Y3は出力
• "·"は論理ANDを表す
• "!"は論理NOTを表す

実装分析

ゲートレベルの実装では、各出力はセレクトラインの一意の組み合わせによって有効化されます:

• Y0はS1=0かつS0=0のときにアクティブ
• Y1はS1=0かつS0=1のときにアクティブ
• Y2はS1=1かつS0=0のときにアクティブ
• Y3はS1=1かつS0=1のときにアクティブ

関連コンポーネント

• 1対2デマルチプレクサ: 1本のセレクトラインと2つの出力を持つ、より単純なバージョン
• 1対8デマルチプレクサ: 3本のセレクトラインと8つの出力を持つ拡張バージョン
• 1対16デマルチプレクサ: 4本のセレクトラインと16の出力を持つ大型バージョン
• 4対1マルチプレクサ: 逆の操作を実行し、複数の入力の1つを選択
• 2対4デコーダ: バイナリ入力に基づいて複数の出力の1つを有効化する類似のコンポーネント
• エンコーダ: デコーダの逆操作を実行
• バスドライバ: バス指向システムでデマルチプレクサと組み合わせて使用されることが多い
• トライステートバッファ: 共有バスアプリケーションでのデマルチプレクサ実装に使用