PREVIEW
Demultiplexer (1-to-4)

Demultiplexer (1-to-4)

Multiplexers/Demultiplexers signal_cellular_alt_2_bar Intermediate schedule 18 min
Interactive Circuit
Open in Full Editor ↗

Démultiplexeur 1 vers 4

Vue d'ensemble

  • Objectif : Le démultiplexeur 1 vers 4 (DEMUX) est un circuit numérique qui achemine un seul signal d'entrée vers l'une de quatre lignes de sortie possibles en fonction des valeurs de deux lignes de sélection. Il fonctionne comme un distributeur de données, dirigeant les données d'entrée vers une destination sélectionnée.
  • Symbole : Le démultiplexeur 1 vers 4 est représenté par un bloc rectangulaire avec une entrée de données (D), deux entrées de sélection (S1, S0) et quatre sorties de données (Y0-Y3).
  • Rôle dans DigiSim.io : Sert de composant fondamental de distribution de données dans les circuits numériques, permettant le routage sélectif de signaux vers plusieurs destinations et constituant la base des décodages d'adresses et réseaux de distribution de données.

composant démultiplexeur 1 vers 4

Description fonctionnelle

Comportement logique

Le démultiplexeur 1 vers 4 dirige son entrée unique vers l'une des quatre sorties en fonction de la valeur binaire des entrées de sélection. Les entrées de sélection forment un nombre binaire 2 bits qui détermine quelle sortie recevra la valeur d'entrée. Toutes les autres sorties restent au niveau logique 0.

Table de vérité :

S1 S0 Y0 Y1 Y2 Y3 Sortie active
0 0 D 0 0 0 Sortie 0
0 1 0 D 0 0 Sortie 1
1 0 0 0 D 0 Sortie 2
1 1 0 0 0 D Sortie 3

Remarque : D est la valeur de l'entrée de données ; une seule sortie est active à la fois.

Entrées et sorties

  • Entrées :

    • D : entrée de données 1 bit acheminée vers la sortie sélectionnée.
    • S1, S0 : deux entrées de sélection 1 bit déterminant quelle sortie reçoit les données d'entrée.
    • Certaines implémentations peuvent inclure une entrée d'activation supplémentaire (EN) pouvant désactiver toutes les sorties.

  • Sorties :

    • Y0, Y1, Y2, Y3 : quatre sorties de données 1 bit, dont une seule est active (égale à D) à la fois.

Paramètres configurables

  • Type de sortie : indique si les sorties inactives sont à l'état bas ou en haute impédance.
  • Commande d'activation : certaines implémentations incluent une entrée d'enable pouvant désactiver toutes les sorties.
  • Niveau actif : indique si le démultiplexeur fonctionne en logique active à l'état haut ou bas.
  • Délai de propagation : temps nécessaire pour que les sorties changent après un changement des entrées de sélection.

Représentation visuelle dans DigiSim.io

Le démultiplexeur 1 vers 4 est affiché sous la forme d'un bloc rectangulaire avec des entrées étiquetées sur le côté gauche (D, S1, S0) et des sorties (Y0, Y1, Y2, Y3) sur le côté droit. Une fois connecté dans un circuit, le composant indique visuellement le chemin de données actif par des changements de couleur sur les fils de connexion, montrant quelle sortie est actuellement sélectionnée pour recevoir la valeur d'entrée.

Valeur pédagogique

Concepts clés

  • Distribution de signaux : démontre comment les systèmes numériques acheminent sélectivement les données vers plusieurs destinations.
  • Décodage binaire : illustre comment les valeurs binaires commandent les chemins de signaux dans les circuits numériques.
  • Décodage d'adresses : montre le mécanisme fondamental utilisé dans la sélection d'adresses mémoire et E/S.
  • Routage de données : présente comment une source unique peut être connectée à l'une de plusieurs destinations possibles.
  • Logique combinatoire : renforce la compréhension de la manière dont les portes logiques implémentent les fonctions de routage de données.

Objectifs d'apprentissage

  • Comprendre comment les systèmes numériques distribuent les signaux selon des commandes de sélection.
  • Apprendre comment les valeurs binaires de sélection déterminent quelle sortie reçoit les données d'entrée.
  • Reconnaître la relation inverse entre multiplexeurs et démultiplexeurs.
  • Appliquer les concepts de démultiplexeur à la conception de décodeurs d'adresses, réseaux de distribution de données et systèmes de commande.
  • Comprendre comment les démultiplexeurs étendent des signaux de commande limités à plusieurs points d'extrémité.

Exemples d'utilisation / Scénarios

  • Décodage d'adresses : sélectionner des puces mémoire ou périphériques E/S spécifiques en fonction des bits d'adresse.
  • Distribution de données : acheminer les données vers l'une de plusieurs destinations possibles.
  • Extension de port E/S : étendre un seul port de sortie pour commander plusieurs périphériques.
  • Démultiplexage temporel : séparer des signaux multiplexés temporellement en canaux individuels.
  • Routage de signaux de commande : diriger des signaux de commande vers des sous-systèmes spécifiques selon des codes d'opération.
  • Systèmes d'affichage : sélectionner des chiffres ou segments individuels dans les afficheurs multiplexés.

Notes techniques

  • Le démultiplexeur 1 vers 4 peut être implémenté à l'aide de portes logiques de base (typiquement 4 portes ET et 2 inverseurs).
  • Il peut également être construit en combinant un décodeur 2 vers 4 avec des portes ET pour conditionner les données d'entrée.
  • Les expressions booléennes des sorties sont :
    • Y0 = D · !S1 · !S0
    • Y1 = D · !S1 · S0
    • Y2 = D · S1 · !S0
    • Y3 = D · S1 · S0
  • Des démultiplexeurs plus grands (1 vers 8, 1 vers 16) peuvent être construits en ajoutant davantage d'entrées de sélection.
  • Démultiplexeurs et décodeurs sont étroitement liés ; un démultiplexeur peut être considéré comme un décodeur muni d'une entrée d'enable.
  • Les démultiplexeurs actifs à l'état bas produisent une sortie LOW sur la ligne sélectionnée et HIGH sur toutes les autres.
  • Dans DigiSim.io, le comportement du démultiplexeur simule des composants numériques réels avec une gestion correcte des transitions de sélection.

Caractéristiques

  • Configuration des entrées :
    • Une entrée de données (D)
    • Deux entrées de sélection (S1, S0) pour choisir parmi 4 sorties
  • Configuration des sorties :
    • Quatre sorties (Y0, Y1, Y2, Y3)
    • Une seule sortie active à la fois
  • Délai de propagation :
    • Typiquement 5-15 ns (dépendant de la technologie)
    • Délai entre changement de sélection et changement de sortie
    • Délai entre changement d'entrée de données et changement de sortie
  • Consommation électrique :
    • Faible à modérée
    • Augmente avec la fréquence de commutation
  • Fan-Out :
    • Chaque sortie pilote typiquement 10 à 50 portes (dépendant de la technologie)
  • Niveaux logiques :
    • Compatibles avec les familles logiques standard (TTL, CMOS)
  • Complexité du circuit :
    • Moyenne (nécessite 4 portes ET et 2 inverseurs dans l'implémentation de base)
  • Vitesse :
    • Plus rapide que les démultiplexeurs plus grands (1 vers 8, 1 vers 16)
    • Adapté aux applications à vitesse moyenne
  • Intégrité du signal :
    • Maintient l'intégrité du signal aux sorties
    • Aucune dégradation du signal à travers le chemin de sélection

Méthodes de mise en œuvre

  1. Utilisation de portes logiques de base
    • Implémenté à l'aide de portes ET et d'inverseurs
    • Chaque sortie est conditionnée par une combinaison unique des lignes de sélection
graph TB
    DataIn[Data Input D] --> AndGate0[AND Gate]
    DataIn --> AndGate1[AND Gate]
    DataIn --> AndGate2[AND Gate]
    DataIn --> AndGate3[AND Gate]
    
    Select0[S0] --> NotGate0[NOT]
    Select1[S1] --> NotGate1[NOT]
    
    NotGate0 --> AndGate0
    NotGate1 --> AndGate0
    
    Select0 --> AndGate1
    NotGate1 --> AndGate1
    
    NotGate0 --> AndGate2
    Select1 --> AndGate2
    
    Select0 --> AndGate3
    Select1 --> AndGate3
    
    AndGate0 --> OutputY0[Y0 Output]
    AndGate1 --> OutputY1[Y1 Output]
    AndGate2 --> OutputY2[Y2 Output]
    AndGate3 --> OutputY3[Y3 Output]

Logique de sélection :

  • Y0 : S1=0, S0=0 (les deux inversés)
  • Y1 : S1=0, S0=1
  • Y2 : S1=1, S0=0
  • Y3 : S1=1, S0=1
  1. Utilisation d'un décodeur avec conditionnement d'entrée
    • Un décodeur 2 vers 4 génère les signaux de sélection
    • Chaque sortie de décodeur est combinée par ET avec l'entrée de données
graph LR
    S0[S0] --> DEC[2-to-4 Decoder]
    S1[S1] --> DEC
    
    DEC -->|E0| AND0[AND]
    DEC -->|E1| AND1[AND]
    DEC -->|E2| AND2[AND]
    DEC -->|E3| AND3[AND]
    
    D[Data D] --> AND0
    D --> AND1
    D --> AND2
    D --> AND3
    
    AND0 --> Y0[Y0]
    AND1 --> Y1[Y1]
    AND2 --> Y2[Y2]
    AND3 --> Y3[Y3]

Fonctionnement : le décodeur sélectionne une ligne d'enable selon S1:S0, les portes ET acheminent les données vers la sortie sélectionnée.

  1. Utilisation de multiplexeurs en sens inverse

    • Connecter l'entrée de données à toutes les entrées d'un multiplexeur
    • Utiliser les sorties comme signaux d'enable pour des tampons trois-états

  2. Circuits intégrés

    • Disponibles dans les familles logiques 74xx (par exemple 74139, 74HC139)
    • Souvent fournis sous forme de doubles démultiplexeurs 1 vers 4 dans un seul boîtier

Applications

  1. Distribution de données

    • Routage d'une source de données unique vers plusieurs destinations
    • Sélection de canal dans les systèmes de communication
    • Démultiplexage temporel en télécommunications

  2. Systèmes mémoire

    • Décodage d'adresses pour la sélection de puces mémoire
    • Sélection de banc dans les systèmes multi-bancs
    • Sélection de registre dans les fichiers de registres

  3. Systèmes de commande numériques

    • Distribution de signaux de commande
    • Routage de commandes dans les systèmes microprocesseurs
    • Sélection de mode dans les dispositifs multi-modes

  4. Extension de port E/S

    • Extension des ports E/S limités dans les microcontrôleurs
    • Conversion série vers parallèle
    • Sélection de périphérique

  5. Routage de signaux

    • Routage de signaux d'horloge ou de commande vers des sous-systèmes spécifiques
    • Commande de bus dans les systèmes multi-périphériques
    • Distribution de signaux dans les équipements de test

  6. Extension de décodeur

    • Création de décodeurs plus grands (par exemple 3 vers 8, 4 vers 16)
    • Décodage d'adresses mémoire dans les grands systèmes mémoire
    • Décodage de commandes dans les jeux d'instructions complexes

  7. Systèmes d'affichage

    • Sélection de chiffre dans les afficheurs multiplexés
    • Routage de segments dans les systèmes d'affichage LED/LCD
    • Adressage de pixels dans les petites matrices d'affichage

Limitations

  1. Limitation d'activation des sorties

    • Une seule sortie active à la fois
    • Impossible de distribuer les données simultanément à plusieurs sorties

  2. Dépendances de la ligne de sélection

    • Les lignes de sélection doivent être stables avant qu'une sortie valide ne soit disponible
    • Des glitchs peuvent survenir lors des transitions de la ligne de sélection

  3. Délai de propagation

    • Le délai du signal à travers le démultiplexeur peut affecter le timing dans les systèmes haute vitesse
    • Le délai augmente légèrement avec le nombre de sorties

  4. Limitations de fan-out

    • Chaque sortie a une capacité de pilotage limitée
    • Peut nécessiter des tampons pour les applications à fort fan-out

  5. Consommation électrique

    • Augmente avec la fréquence de commutation
    • Les sorties au repos consomment encore de la puissance statique dans certaines implémentations

Détail d'implémentation du circuit

Expressions booléennes

Le démultiplexeur 1 vers 4 peut être décrit par les expressions booléennes suivantes :

Y0 = D · !S1 · !S0
Y1 = D · !S1 · S0
Y2 = D · S1 · !S0
Y3 = D · S1 · S0

Où :

  • D est l'entrée de données
  • S1, S0 sont les entrées de sélection
  • Y0, Y1, Y2, Y3 sont les sorties
  • « · » représente le ET logique
  • « ! » représente le NON logique

Analyse de l'implémentation

Dans l'implémentation au niveau des portes, chaque sortie est activée par une combinaison unique des lignes de sélection :

  • Y0 est active lorsque S1=0 et S0=0
  • Y1 est active lorsque S1=0 et S0=1
  • Y2 est active lorsque S1=1 et S0=0
  • Y3 est active lorsque S1=1 et S0=1

Composants associés

  • Démultiplexeur 1 vers 2 : version plus simple avec une ligne de sélection et deux sorties
  • Démultiplexeur 1 vers 8 : version étendue avec trois lignes de sélection et huit sorties
  • Démultiplexeur 1 vers 16 : version plus grande avec quatre lignes de sélection et seize sorties
  • Multiplexeur 4 vers 1 : effectue l'opération inverse, sélectionnant une entrée parmi plusieurs
  • Décodeur 2 vers 4 : composant similaire mais activant l'une de plusieurs sorties à partir d'une entrée binaire
  • Encodeur : effectue l'opération inverse d'un décodeur
  • Pilote de bus : souvent combiné aux démultiplexeurs pour les systèmes orientés bus
  • Tampon trois-états : utilisé dans les implémentations de démultiplexeur pour les applications à bus partagés

school Parcours d'apprentissage

arrow_back Prérequis

Demultiplexer (1-to-2) icon Demultiplexer (1-to-2)

arrow_forward Prochaines étapes

Demultiplexer (1-to-8) icon Demultiplexer (1-to-8) Decoder (3-to-8) icon Decoder (3-to-8)

help_outline Foire aux questions

Comment fonctionne un DEMUX 1 vers 4 ?

Une entrée est acheminée vers l'une des 4 sorties sur la base de 2 lignes de sélection. Les sorties non sélectionnées restent LOW tandis que la sortie sélectionnée suit l'entrée.

Où sont utilisés les DEMUX 1 vers 4 ?

Sélection de puces mémoire, distribution de données série vers des sorties parallèles, et routage de signaux vers des appareils spécifiques dans un système.

play_arrow Exécuter le circuit en direct

Voir d'autres composants

Multiplexer (2-to-1)
Multiplexer (2-to-1) Multiplexers/Demultiplexers
Multiplexer (4-to-1)
Multiplexer (4-to-1) Multiplexers/Demultiplexers
Multiplexer (8-to-1)
Multiplexer (8-to-1) Multiplexers/Demultiplexers
Input Switch
Input Switch Input/Output
Clock
Clock Input/Output
Constant
Constant Input/Output
list Tous les composants